1. 项目缘起与方案总览

1.1 为什么要在D类功放里折腾LC滤波器移相

D类功放的核心优势就俩字：效率。MOSFET工作在开关状态，理论上效率能到90%以上，体积小、发热低，这些年蓝牙音箱、车载功放、便携扩音器几乎清一色都是D类方案。但D类功放有个绕不开的痛点——输出端那组LC低通滤波器。它负责把几十万赫兹的PWM方波还原成音频正弦波，可这组LC网络本身是个储能系统，会在截止频率附近引入相移，而这个相移直接吃掉了负反馈环路的相位裕度。

我最初做的是一个20W级别的全桥D类功放，用QCC3040做蓝牙音源输入，后级自己搭的分立全桥。调试的时候发现一个很邪门的问题：小信号下THD+N能压到0.05%以下，但一上大动态低频，输出就开始发毛，示波器上看是高频自激的苗头。用环路分析仪一扫，发现LC滤波器在20kHz附近贡献了将近40度的相位滞后，加上比较器和栅极驱动的延迟，整个环路的相位裕度只剩不到15度。这就是典型的巴克豪森准则临界状态——环路增益大于1且相位偏移达到180度，系统必然振荡。

常规解法无非是降低环路带宽、加相位补偿电容、或者干脆把反馈点提前到LC滤波器之前。但这几种做法各有各的代价：降带宽会牺牲低频控制力，补偿电容会引入新的极点，反馈点提前则让LC滤波器的非线性失真完全暴露在输出端。我琢磨了很久，最后选了一条相对冷门但效果很实在的路子——利用LC滤波器自身的移相特性，把它从“相位负担”变成“相位资源”。具体来说，就是通过精心设计LC滤波器的参数，让它在音频带内提供可控的相位超前，去抵消比较器和驱动级带来的相位滞后，从而在不需要额外补偿网络的前提下，把环路相位裕度拉回到45度以上。

这个方案的核心思路一句话概括：不跟LC滤波器的相移对着干，而是顺着它的脾气，把它设计成环路补偿的一部分。听起来有点绕，但实际做下来，元件数量没增加，成本没上升，稳定性反而比传统方案好了一大截。

1.2 方案整体架构与关键模块

整个功放的信号链是这样的：QCC3040蓝牙模块输出模拟差分信号，经过一个全差分运放做前置放大和电平匹配，然后送入比较器生成PWM方波。比较器的另一端接三角波载波，载波频率设在384kHz。PWM信号经过死区时间控制逻辑，驱动全桥的四个MOSFET。全桥输出接LC低通滤波器，滤除载波后驱动扬声器。反馈网络从LC滤波器之后取样，经过反馈电阻网络送回前置运放的反相输入端。

关键模块就四个：比较器、栅极驱动、全桥功率级、LC滤波器。其中比较器和LC滤波器是相位特性的主要贡献者。比较器我用的是带滞回窗口的电压比较器结构，滞回窗口设在20mV左右，目的是防止音频信号过零时的多次翻转。滞回比较器本身会引入一个与频率相关的相位延迟，这个延迟在载波频率附近尤其明显。LC滤波器则是二阶网络，在截止频率以下相位接近0度，在截止频率附近相位急剧下降，到谐振频率时达到-180度。

我的设计目标是把LC滤波器的截止频率设在80kHz左右，这样在20kHz音频带边缘，它贡献的相位滞后大约在-30度到-40度之间。然后通过调整比较器的滞回窗口和前置运放的反馈网络，在同一个频点引入+20度左右的相位超前。两者相抵，加上驱动级的延迟，整个环路在20kHz处的相位裕度能维持在50度上下。这个裕度对于D类功放来说已经相当舒服了，既不会振荡，也不会因为过度补偿而损失瞬态响应。

注意：LC滤波器的移相特性跟负载阻抗强相关。扬声器不是纯电阻，它的阻抗曲线在低频谐振峰和高频电感区都有剧烈变化。所以设计时必须用实际扬声器的阻抗模型去仿真，不能只拿8欧姆纯电阻糊弄。

1.3 适用人群与前置知识

这个方案适合有一定模拟电路基础的DIY爱好者，或者做消费类音频产品的硬件工程师。你需要能看懂基本的环路增益和相位图，知道什么是极点、零点、相位裕度，会用LTspice或者类似的仿真工具做AC扫描。如果你连巴克豪森准则都没听过，建议先去补一下负反馈理论的基础，否则后面调环路会非常痛苦。

元件方面，比较器可以用TLV3501这类高速比较器，栅极驱动用IRS2092或者自己搭半桥驱动，MOSFET选耐压60V、导通电阻10毫欧以内的N沟道管。LC滤波器的电感用铁氧体磁芯绕制，电容用CBB或者聚丙烯薄膜电容，千万别用普通电解电容，ESR太大会让滤波器特性完全跑偏。

2. LC滤波器移相的核心原理拆解

2.1 二阶LC滤波器的相位特性到底怎么算

先把这个东西说透。一个标准的二阶LC低通滤波器，传递函数是：

H(s) = 1 / (1 + s/(Q·ω0) + (s/ω0)²)

其中ω0 = 1/√(LC)是谐振角频率，Q = R·√(C/L)是品质因数，R是负载阻抗。相位响应是：

φ(ω) = -arctan( (ω/(Q·ω0)) / (1 - (ω/ω0)²) )

这个公式看着吓人，但拆开看就清楚了。在低频段，ω远小于ω0，分母接近1，分子很小，相位接近0度。在谐振点ω=ω0，分母为0，相位正好是-90度。在远高于ω0的频段，分母变成负的大数，分子是正的大数，相位趋近-180度。

关键来了：在ω0附近，相位变化极其剧烈。Q值越高，相位从0度到-180度的过渡越陡峭。Q=0.707（巴特沃斯响应）时，相位在ω0处是-90度，在0.5·ω0处大约是-26度，在2·ω0处大约是-154度。Q=2时，相位曲线更陡，0.5·ω0处可能只有-15度，但0.8·ω0处就冲到-60度了。

我的设计里，载波频率384kHz，音频带最高20kHz。如果我把LC截止频率设在80kHz，那么20kHz处ω/ω0 = 0.25。代入公式，Q取0.707，相位大约是-arctan(0.25/0.707 / (1-0.0625)) ≈ -arctan(0.377) ≈ -20.6度。这个滞后量不算大，但加上比较器的延迟和驱动级的延迟，总滞后就奔着-60度去了。

那怎么让LC滤波器提供相位超前呢？答案是改变Q值。如果我把Q值提高到2以上，在ω/ω0 = 0.25处，相位会变得更小，甚至接近0度。但Q值太高会导致通带内出现峰值，频响不平坦。所以这里有个折中：Q值取1.2左右，既能让20kHz处的相位滞后控制在-15度以内，又不会让通带隆起超过1dB。

2.2 巴克豪森准则在D类功放里的具体表现

巴克豪森准则说得很简单：环路增益|Aβ| ≥ 1，且环路相移达到360度（也就是负反馈变成正反馈）时，系统振荡。对于D类功放，环路增益在音频带内远大于1，所以关键是看相移什么时候到360度。

整个环路的相移由三部分组成：比较器相移、驱动级相移、LC滤波器相移。比较器的相移主要来自滞回窗口和传输延迟。滞回窗口越大，比较器翻转越迟钝，等效于一个低通滤波器，相位滞后越大。传输延迟是固定的，TLV3501大约4ns，在384kHz载波下对应0.55度的相移，可以忽略。但滞回窗口带来的滞后就不好说了，20mV的窗口在1V峰峰值的三角波上，等效于一个时间常数，粗略估算在20kHz处能贡献-10度到-15度的相移。

驱动级的相移主要来自MOSFET的栅极电容和驱动电阻形成的RC网络。栅极电阻取10欧姆，栅极电容取2nF，时间常数20ns，对应截止频率约8MHz，在20kHz处相移几乎为零。但死区时间会引入非线性延迟，这个延迟跟负载电流有关，在大动态时可能贡献-5度左右的相移。

LC滤波器的相移前面算过了，Q=1.2时20kHz处大约-15度。三项加起来，总相移在20kHz处大约是-35度。距离360度还远得很，那为什么还会振荡？因为相移是随频率增加的。在100kHz处，LC滤波器的相移可能已经到-120度，比较器的相移也增加到-30度，总相移超过-150度。如果环路增益在这个频点仍然大于1，那就危险了。

所以我的设计目标不是让20kHz处的相移最小，而是让环路增益在相移达到-180度之前就降到1以下。这就是相位裕度的概念。通过调整LC滤波器的Q值和截止频率，我可以控制相移随频率上升的斜率，让环路增益的下降速度跟相移的增加速度匹配上。

2.3 为什么选择LC滤波器移相而不是传统补偿

传统补偿方案有三种：主极点补偿、超前补偿、反馈点前移。主极点补偿就是在误差放大器里加一个大电容，把环路带宽压到几kHz，这样在相移达到-180度之前增益早就掉到1以下了。缺点是低频增益也被压低，对扬声器低频谐振峰的控制力变差，听感上低音发软。

超前补偿是在反馈网络里加一个电容，在特定频点引入一个零点，提供相位超前。这个方案效果不错，但零点位置很难精确控制，因为LC滤波器的相移随负载变化，固定零点没法自适应。而且超前补偿会放大高频噪声，比较器的输出抖动会被反馈回来，导致PWM占空比抖动，增加THD。

反馈点前移就是把反馈取样点从LC滤波器之后移到之前，直接反馈PWM信号。这样LC滤波器的相移完全不在环路里，稳定性问题迎刃而解。但代价是LC滤波器的非线性失真——主要是电感的磁芯饱和和电容的电压系数——完全不被反馈抑制，输出THD会明显恶化。我实测过，反馈点前移后，1kHz的THD从0.03%涨到0.15%，低频段更差。

LC滤波器移相方案的好处在于：它不增加额外元件，不牺牲低频增益，不放大高频噪声，也不暴露LC滤波器的非线性。它只是把LC滤波器的参数设计从“随便选选”变成“精确计算”，让滤波器本身成为补偿网络的一部分。代价是设计复杂度上升，需要精确的扬声器阻抗模型和环路仿真，但一旦调好，性能非常均衡。

3. 关键参数计算与元件选型

3.1 LC滤波器截止频率和Q值的确定过程

截止频率的选择要平衡三个因素：载波抑制、音频带相位滞后、电感体积。载波频率384kHz，如果截止频率设得太高，比如120kHz，那384kHz处的衰减只有-20dB左右，输出端会残留明显的载波，导致扬声器音圈发热和EMI问题。如果设得太低，比如40kHz，那20kHz处的相位滞后会超过-60度，环路根本稳不住。

我取了一个折中值：截止频率80kHz。这样384kHz处的衰减是-33dB，载波残留控制在100mV以内，扬声器基本感觉不到。20kHz处的相位滞后在Q=1.2时约-15度，加上其他环节的-20度，总滞后-35度，相位裕度充足。

Q值的确定更微妙。Q值由负载阻抗R、电感L、电容C共同决定：Q = R·√(C/L)。扬声器标称8欧姆，但实际阻抗在200Hz附近有个谐振峰，能到30欧姆，在1kHz以上基本是8欧姆，在20kHz处因为音圈电感上升到12欧姆左右。如果按8欧姆设计Q=1.2，那在低频谐振峰处Q值会变成4.5，相位特性完全变了。

我的做法是按高频段阻抗设计，低频段靠反馈网络兜底。取R=10欧姆（8欧姆和12欧姆的中间值），目标Q=1.2，则√(C/L) = 0.12，即C/L = 0.0144。截止频率80kHz对应ω0 = 2π×80000 ≈ 502654，而ω0 = 1/√(LC)，所以LC = 1/ω0² ≈ 3.96×10⁻¹²。联立C/L = 0.0144，解得L ≈ 16.6μH，C ≈ 0.239μF。

实际选型时，电感取15μH，电容取0.22μF，重新计算：ω0 = 1/√(15e-6 × 0.22e-6) ≈ 550000 rad/s，对应截止频率87.5kHz。Q = 10 × √(0.22e-6/15e-6) ≈ 10 × 0.121 ≈ 1.21。跟目标值很接近，可以用。

3.2 比较器滞回窗口与载波频率的匹配

比较器我用的是TLV3501，推挽输出，传输延迟4ns，足够快。滞回窗口通过正反馈电阻网络设置，从输出端引一个电阻到同相输入端，形成正反馈。滞回窗口Vhys = Vout × R1/(R1+R2)，其中Vout是比较器输出摆幅，约3.3V。我要的窗口是20mV，所以R1/(R1+R2) = 0.006，取R1=100欧姆，R2=16k欧姆。

滞回窗口的作用是防止音频信号过零时的多次翻转。如果没有滞回，当音频信号接近零时，比较器输入端的噪声会导致输出在高低电平之间反复跳变，PWM占空比抖动，THD恶化。20mV的窗口对应音频信号的最小分辨电压，在1V峰值的音频信号下，相当于-34dB的噪声门限，足够抑制大部分抖动。

但滞回窗口会引入相位滞后。滞回比较器的等效模型是一个带死区的非线性环节，在载波频率附近，它表现为一个时间延迟，延迟量大约是Vhys/(dV/dt)，其中dV/dt是三角波载波的斜率。三角波频率384kHz，峰值1V，斜率是2V/μs。20mV的窗口对应10ns的延迟，在20kHz处贡献的相移是-0.072度，完全可以忽略。真正影响相位的是比较器的传输延迟和驱动级的延迟，这两个加起来大约15ns，在20kHz处贡献-0.1度，也很小。

那为什么我之前说比较器贡献-10度到-15度的相移？因为那是大信号下的等效相移。当音频信号幅度较大时，比较器的翻转点被滞回窗口“推迟”了，等效于一个与信号幅度相关的延迟。这个延迟在音频信号过零时最大，在峰值时最小。平均下来，在20kHz处大约贡献-5度到-10度的相移。这个相移是非线性的，跟信号幅度有关，所以不能用小信号AC分析完全模拟，必须留足够的裕度。

3.3 栅极驱动与死区时间的相位影响

栅极驱动我用的是IRS2092，自带死区时间控制，死区时间设在25ns。死区时间的作用是防止全桥上下管直通，但代价是输出波形在死区期间不受控，等效于一个非线性延迟。这个延迟跟负载电流方向有关：电流为正时，死区期间输出被下拉到负轨；电流为负时，输出被上拉到正轨。平均下来，死区时间引入的等效延迟是死区时间的一半，即12.5ns。

12.5ns在20kHz处对应0.09度的相移，看起来很小。但死区时间的影响是非线性的，它会在输出波形上产生交越失真，这个失真会被反馈网络部分抑制，但也会在环路里引入额外的相位滞后。我实测过，死区时间从25ns增加到50ns，20kHz处的总相移增加了约3度，THD从0.03%涨到0.08%。所以死区时间要尽量小，但也不能太小，否则直通电流会烧管子。

MOSFET选的是IRF6645，耐压60V，导通电阻8毫欧，栅极电荷12nC。栅极驱动电阻取10欧姆，栅极电容约1.5nF，RC时间常数15ns，对应截止频率10.6MHz，在20kHz处相移几乎为零。但栅极驱动电阻不能太小，否则栅极振荡会严重，EMI超标。10欧姆是个比较稳妥的值，实测栅极波形干净，没有明显振铃。

4. 完整实操流程与调试记录

4.1 从原理图到PCB的布局要点

原理图设计没什么特别的，但PCB布局对D类功放的稳定性影响极大。我踩过的坑包括：功率地和信号地没有分开、LC滤波器离MOSFET太远、反馈取样点位置不对。

功率地和信号地必须单点连接，连接点选在输入电容的接地端。功率地承载全桥的开关电流，di/dt很大，如果跟信号地混在一起，开关噪声会串进比较器和反馈网络，导致PWM抖动。我的做法是：全桥和输入电容的地走一层完整的铺铜，比较器和反馈网络的地走另一层铺铜，两层之间用一个0欧姆电阻连接，位置尽量靠近输入电容。

LC滤波器要尽量靠近MOSFET输出端，走线要短而粗。电感用15μH的环形电感，绕线用1mm漆包线，直流电阻控制在20毫欧以内。电容用0.22μF的CBB电容，耐压100V，ESR小于10毫欧。滤波器的输出端接扬声器，反馈取样点就在扬声器接线端子上，这样反馈的是真实的输出电压，包括LC滤波器和走线的所有寄生效应。

反馈电阻网络用1%精度的金属膜电阻，反馈系数设为1/10，即反馈电阻10k欧姆，输入电阻1k欧姆。反馈走线要远离功率走线，最好用地线包围。我试过把反馈走线跟功率走线平行走了5mm，结果20kHz处的相移增加了8度，THD翻了一倍。

4.2 环路增益与相位实测方法

调试环路最直接的工具是环路分析仪，但很多人没有。我用的是注入法：在反馈网络的输入端串一个10欧姆的小电阻，用信号发生器注入一个扫频信号，然后用示波器同时测注入点前后的信号幅度和相位差。这个方法精度不如专用仪器，但足够判断相位裕度。

具体操作：信号发生器输出10mV峰峰值的正弦波，频率从1kHz扫到500kHz，步进1kHz。示波器用两个通道，通道1接注入电阻的前端，通道2接反馈网络的输出端。用示波器的数学功能计算两通道的幅度比和相位差。幅度比就是环路增益，相位差就是环路相移。

实测结果：1kHz处环路增益约40dB，相移-5度；10kHz处增益20dB，相移-15度；20kHz处增益12dB，相移-35度；50kHz处增益0dB，相移-90度；100kHz处增益-15dB，相移-150度。增益降到0dB时相移只有-90度，相位裕度90度，非常稳定。但这是小信号结果，大信号下相移会增加，所以实际相位裕度估计在50度到60度之间。

提示：注入法的注入电阻不能太大，否则会改变环路的工作点。10欧姆相对于1k欧姆的输入电阻是1%，影响可以忽略。注入信号的幅度也不能太大，否则会激发非线性。10mV峰值在1V的音频信号下是-40dB，足够小。

4.3 大动态下的稳定性验证与听感调校

小信号稳定不代表大信号稳定。我用的是方波测试法：输入1kHz方波，幅度从0.1V逐步增加到1V，观察输出波形。如果方波上升沿有过冲或振铃，说明相位裕度不足；如果方波顶部有倾斜，说明低频增益不够。

实测下来，0.5V方波输入时，输出波形干净，上升沿约2μs，没有过冲。1V方波输入时，上升沿出现轻微过冲，约10%，但很快衰减，没有持续振荡。这说明相位裕度在40度左右，可以接受。如果过冲超过20%或者出现持续振铃，就需要调整LC滤波器的Q值，把Q从1.2降到1.0，代价是20kHz处的相位滞后增加5度，但稳定性更好。

听感调校是个主观过程。我用的是惠威M200MKIII的扬声器单元，8欧姆，灵敏度87dB。调好环路后，听感上低频紧实，没有拖尾；中频人声清晰，没有毛刺；高频延伸自然，没有刺耳感。对比传统主极点补偿方案，LC滤波器移相方案的低频控制力明显更好，大动态交响乐时不会出现低音发软的情况。

THD实测：1kHz，1W输出，THD+N = 0.025%；20kHz，1W输出，THD+N = 0.08%；1kHz，10W输出，THD+N = 0.05%。这个成绩在20W级别的D类功放里算中上水平，关键是全频段一致性很好，没有某个频段特别差。

5. 常见问题与排查技巧实录

5.1 高频自激的典型症状与定位方法

高频自激是D类功放最常见的故障。症状是：静态电流突然增大，MOSFET发热严重，输出端有几百kHz到几MHz的持续振荡，扬声器有啸叫声。用示波器看输出波形，能看到载波上叠加了高频振荡。

定位方法：先断开反馈网络，让功放工作在开环状态。如果自激消失，说明是环路问题；如果自激仍在，说明是功率级或驱动级的问题。开环自激通常是栅极驱动电阻太小或者PCB布局太差，导致MOSFET栅极振荡。闭环自激则是相位裕度不足，需要调整LC滤波器参数或反馈网络。

我遇到过一次闭环自激，频率在150kHz左右。用注入法测环路，发现100kHz处相移已经到-170度，增益还有5dB。原因是LC滤波器的Q值实际测量是2.5，远高于设计的1.2。查了半天，发现是电感磁芯的磁导率随频率变化，高频下电感量从15μH降到10μH，导致Q值升高。换了低磁导率的磁芯后，Q值降到1.3，自激消失。

5.2 低频振荡与电源退耦的关系

低频振荡的症状是：输出端有几十Hz到几百Hz的持续振荡，扬声器纸盆前后晃动，静态电流周期性变化。这个通常跟电源退耦有关。D类功放的电源电流是脉冲式的，如果退耦电容不够，电源电压会随音频信号波动，通过反馈网络形成正反馈。

我的经验是：每安培输出电流配1000μF的退耦电容。20W功放，8欧姆负载，最大电流约1.6A，退耦电容至少1600μF。我用的是两个2200μF的电解电容并联，再并一个10μF的陶瓷电容滤高频。退耦电容要尽量靠近全桥的电源引脚，走线要短而粗。

另外，电源线的电感也会导致低频振荡。我用的是星型接地，电源从输入电容的正负极分别引到全桥的上下管，避免共用走线。如果共用走线，开关电流会在走线电感上产生电压降，这个电压降会串进比较器的电源引脚，导致PWM抖动。

5.3 常见问题速查表

注意：排查问题时每次只改一个参数，改完重新测试。同时改多个参数会导致问题定位困难。我习惯用笔记本记录每次改动和对应的测试结果，方便回溯。

5.4 元件选型的几个坑

电感是LC滤波器里最关键的元件。我试过用铁粉芯电感，磁导率随频率变化大，Q值不稳定。后来换成铁氧体磁芯，磁导率稳定，但饱和电流要留足余量。15μH的电感，峰值电流按2A算，饱和电流至少3A。我用的是TDK的B64290系列磁芯，绕18圈，电感量15μH，饱和电流4A，直流电阻18毫欧。

电容用CBB22系列，0.22μF，耐压100V。千万别用X7R陶瓷电容，电压系数太大，0.22μF在50V偏压下可能只剩0.1μF，截止频率直接翻倍。也别用普通电解电容，ESR太大，Q值上不去。CBB电容的ESR在10毫欧以下，温度系数也稳定。

比较器用TLV3501，推挽输出，传输延迟4ns。不要用LM393这类开漏输出的比较器，上升沿太慢，会导致PWM波形失真。TLV3501的电源要加0.1μF的陶瓷电容退耦，位置尽量靠近电源引脚。

6. 方案扩展与性能边界

6.1 从20W扩展到100W的注意事项

这个方案扩展到100W，主要改功率级和LC滤波器。MOSFET换成IRF6645的并联或者更大电流的管子，比如IRFB4227。LC滤波器的电感要重新算，100W下8欧姆负载的电流约3.5A，电感饱和电流至少5A。截止频率还是80kHz，但电感量要减小，因为电流大了磁芯容易饱和。我算了一下，100W下L取10μH，C取0.33μF，Q值约1.1，20kHz处相位滞后约-18度，仍然可以接受。

电源电压也要提高，20W用±24V，100W用±40V。退耦电容按每安培1000μF算，100W需要至少7000μF，我用四个4700μF并联。散热片要加大，100W下MOSFET的导通损耗约2W，开关损耗约3W，总共5W，需要至少50平方厘米的散热面积。

6.2 不同负载阻抗下的参数调整

扬声器阻抗从8欧姆变成4欧姆，LC滤波器的Q值会减半，从1.2降到0.6。Q值太低会导致通带内频响下降，20kHz处可能衰减-3dB。补偿方法是把电容加倍，从0.22μF变成0.47μF，这样Q值回到1.2，但截止频率降到60kHz，20kHz处相位滞后增加到-25度。需要重新评估相位裕度，可能要把反馈系数从1/10降到1/15，牺牲一点低频增益换稳定性。

如果负载是16欧姆，Q值翻倍到2.4，通带内会出现峰值，频响隆起约3dB。补偿方法是把电容减半，从0.22μF变成0.11μF，Q值回到1.2，截止频率升到120kHz，载波抑制变差。需要在输出端加一个二阶RC滤波器，把384kHz的载波再衰减-20dB。

6.3 这个方案的性能天花板在哪里

LC滤波器移相方案的性能瓶颈主要在电感的线性度和比较器的延迟一致性。电感的磁芯在接近饱和时磁导率下降，电感量减小，Q值升高，相位特性漂移。比较器的延迟随温度变化，TLV3501的延迟温度系数约0.1ns/°C，从25°C到85°C延迟变化6ns，在20kHz处贡献0.04度相移，可以忽略。但滞回窗口的温度漂移更大，正反馈电阻的温度系数如果没匹配好，窗口可能变化20%，导致相位裕度波动。

要突破这个瓶颈，可以用空心电感替代磁芯电感，线性度完美，但体积大、直流电阻高。也可以用有源滤波器替代LC滤波器，用运放搭建二阶低通，相位特性可以精确控制，但运放本身有带宽限制，在384kHz载波下可能增益不足。我试过用OPA1612搭有源滤波器，载波抑制只有-20dB，输出残留明显，最后还是回到LC方案。

这个方案做到0.02%的THD+N基本到头了，再往下需要更精密的元件匹配和更复杂的补偿网络。对于20W级别的消费类音频产品，这个性能已经足够，没必要过度设计。