文章目录一、体效应二、稳定时间三、运放的小信号响应一、体效应体效应会使放大器的压摆率降低以下将以PMOS为例分析体效应的原因。PMOS管就是在P型的硅基片P-Substrate上嵌入了N型井N-Well作为衬底在衬底两端各嵌入了P型的源极Source和漏极Drain。从图中可见在P型硅基片和N型衬底之间会形成一个二极管。通常这个二极管是反偏的。当改变芯片工作时的共模电压即改变二极管 PN 结两端电压时因为 pn 结耗尽层宽度变化 结电容大小也会发生变化。我们来看运放的输入级电路。当输入端施加一个大的阶跃信号后通常幅值大于1V图中左边的MOS管截止因为VgsVthP型MOS从而所有的电流都流过右边的MOS管造成Iout饱和运放输出达到压摆率上限。然而接地的体效应电容为Iout提供了另一条支路使流过米勒电容Cc的电流减小。体效应电容越大分到的电流就越大。因为密勒电容两端的电压和流经电容的电流呈线性关系所以体效应电容造成的分流使运放的压摆率降低。二、稳定时间定义从给运放输入端施加一大阶跃信号起到输出信号进入并稳定在一定误差带内的时间 。误差带的范围越窄稳定时间一般也会更长。电容、闭环增益和负载都会影响建立时间 。电容电容越大电压上升越缓慢建立时间越长。负载负载越大电压上升约缓慢建立时间越长。闭环增益闭环增益越大建立时间越长如下图所示。这是因为运放内部的环路增益会随运放的闭环增益的增大而降低。环路增益低了大信号下的误差校正也更慢所以过驱动时会看到延时长、反应慢的现象导致建立时间变长。运放的内部环路增益 ≈ 它还能多努力去修正误差。低增益输出不用很大运放有一大把富余能力来纠正任何不准确。→ 信号很准失真低。高增益输出要用掉绝大部分能力只剩一点点力气去纠错。→ 信号不那么准失真可能高一些。三、运放的小信号响应当给运放施加一个小信号阶跃响应时通常≤100mV且不会使运放达到压摆率极限。在这个仿真案例中运放输出的上升时间为11.7V/us与手册中标注的28V/us压摆率相差很多。是什么原因造成的呢大阶跃信号会使运放达到压摆率极限从而无法工作在线性区。但小信号能够使运放工作在线性区上升时间仅由带宽限制。通过公式推导可以得到小信号阶跃响应的上升时间 tr和闭环截止频率 fc的关系式如下t r 0.35 f c t_r\frac{0.35}{f_c}tr​fc​0.35​由上式可知小信号阶跃响应的上升时间只与闭环截止频率有关与小信号幅值无关。以下仿真也验证了这个结论即施加不同幅值的小信号阶跃电压后输出电压的上升时间10%~90%是相同的。但大阶跃信号的上升时间是与阶跃幅值有关的如下仿真所示。施加不同幅值的大信号阶跃电压后输出电压的上升时间也会随着变化。这是因为压摆率的上限会限制输出电压的上升速度从而导致上升时间的变化。小信号在判断运放稳定性方面的作用一般而言响应的过冲越大运放越不稳定。如下图所示对于这个运放输出负载电容最大值为1000pF在1000pF负载电容下输出过充为60%。