1、在做PCB 设计时为了满足某一组所有信号线的总长度满足在一个公差范围内通常要使用蛇形走线将总长度较短的信号线绕到与组内最长的信号线长度公差范围内这个用蛇形走线绕长信号线的处理过程就是我们俗称的PCB 信号等长处理。等长的目标是为了满足同组信号的时序匹配要求。2、等长范围应严格遵守不同接口或者信号的要求具体的可参考模块规范内容。如若有疑问及时与客户进行确认。3、处理等长之前应先把同组内线长最长的信号线找到第一步优化最长信号的长度。4、等长处理完后应对整根信号线路径进行检查检查其是否避开干扰源检查其是否合格。5、等长处理时间距优选4W如空间受限可调整到3W等长高度控制在40-150mi为宜不能过高转角长度不小于线宽的1.5倍一般控制在6-10mi大小如线宽4mil转角大小控制在6mil转角不能太小如图所示。6、等长应尽量处理在水平或竖直方向上避免处理在斜线上处理不能太过散乱应尽量集中处理保证其美观性原则上是处理完一根信号后第二根先修线挨到其旁边再对第二根进行等长处理以保证空间的利用率及整体设计美观性。同一设计内等长的高度应控制差不多相同不要相差太多。7、处理完等长后应检查其参考层情况不允许其跨分割。PCB上时钟信号一般以cIk结尾等重要信号也要避免跨分割情况出现跨分割后会导致信号阻抗突变。8、当走线的参考平面有跨电源层时建议在2个电源层分别加对地电容以提供完整的回流路径9、差分信号对内等长位置应在不耦合产生的位置附近进行等长对内等长高度及宽度参考差分线要求。