排查 boost 芯片 PCB 的时候很多人会把精力放在大电流功率回路上一遇到上管 MOS 栅极驱动波形不对、自举电容发热、轻载不稳定就开始调开关频率或换驱动电阻。其实有一半问题出在很基础的识别环节自举电容到底跨在哪两个节点栅极驱动信号从哪里流出、从哪里回到芯片。这篇就把 boost 上管 MOS、自举电容和栅极驱动信号回流路径在 PCB 上怎么定位、怎么检查、怎么改布局拆开讲一遍。适合正在做 DCDC 电源板、调试同步 boost 或者外置 MOS 驱动电路的人看。最值得关注的点不是某个器件选多大而是把电路状态拆开后找到每条回路的真实面积。1. 先别急着看元件把 boost 的拓扑节点在 PCB 上翻译清楚1.1 同步 boost 的上管源极接的是开关节点不是地很多第一次做 boost 的人会习惯把 MOS 分成“上面一个、下面一个”然后按 buck 的概念去套。同步 boost 里通常是这样下管是主开关从 SW 节点到 PGND上管是同步整流管从 SW 节点连接到 VOUT上管如果用 N-MOS多数时候漏极在输出侧源极在开关节点 SW。关键是上管源极没有直接接 PGND。SW 是那个一会儿被拉到地、一会儿被抬到输出电压的浮动节点。上管要不要导通驱动电路必须以上管自己的源极为参考而不是参考芯片 GND。理解这一点之后PCB 上很多问题就能对上号了。比如有人拿示波器测栅极驱动把探头地夹在 PGND 上结果测出来的 Vgs 波形乱七八糟。实际上他测的是“栅极相对地的电压”不是真正驱动 MOS 的电压。驱动高边 N-MOS 的电压永远是栅极相对源极的电压。1.2 为什么一定要自举电容N-MOS 要导通栅极电压要比源极高一个 Vgs。boost 上管源极接在 SW 上当低边管关断时SW 被抬到 VOUT 附近。这时候想让栅极比源极高芯片内部就得有一个比输出还高的供电轨。芯片不会凭空变出一个高压电源所以常见的办法是自举。芯片内部或外部用一个小二极管把 VCC 的能量先存到自举电容里。这个电容一端接 BOOT 或 HB另一端接 SW。低边管导通时SW 接近地自举电容被充电低边管关断后SW 抬高自举电容上的电压仍然保持于是驱动级可以在一段时间内用这个浮空电源去驱动上管。所以自举电容的负端不是普通地而是和上管源极、开关节点 SW 紧密绑在一起。这也是“上管自举电容”和“栅极驱动回流路径”在 PCB 上同时出现的原因。只要把电路状态拆开就能很清楚地看到什么电流走哪里。1.3 在 PCB 图上快速定位关键器件拿到一块板或 Gerber先找开关节点再找自举电容不要先盯着芯片电源脚看。第一步找功率电感。boost 电感一端接输入另一端大多数情况就是开关节点 SW/LX。电路图上电感第二个脚连到芯片 SW、低边管漏极、高边管源极。这个节点的铜皮通常是整个板上来回摆幅最剧烈的地方。第二步找自举电容。如果芯片有 BST/BOOT/HB 引脚自举电容一定跨在 BOOT 和 SW 之间。有的芯片把自举电容画在 HB 和 HS 之间HS 就是高边驱动返回脚本质上还是开关节点。第三步找高边管。集成 MOS 的 boost 芯片内部上管源极在 SW漏极在 VOUT外部不需要太多识别。如果是控制器加外置 MOS就要看 MOS 封装里的源极引脚源极应接到 SW不能直接铺到 GND。第四步找栅极驱动信号。驱动芯片的 HO/DRVH 输出经过栅极电阻到高边管栅极返回路径不是回 PGND而是从高边管源极回到驱动芯片的 HS/CSD/返回脚。这一步做完你对“哪一段才是驱动回路”就有基本判断了。2. 栅极驱动和自举的电流回路至少要看三条PCB 布线不是只看原理图连线是否通。开关电源里真正影响波形和稳定性的是电流实际走出来的回路面积。boost 上管这里至少要拆开三条回路自举充电回路、栅极开通回路、栅极关断回路。2.1 自举电容充电回路低边管导通时SW 被拉到接近 PGND高边管处于关断状态。此时自举电容有机会充电。电流路径大致是VCC 或内部 LDO 出来 → 自举二极管或充电开关 → BOOT 引脚 → 自举电容 → SW 引脚 → 低边管 → PGND → VCC 地。这条回路并不是只有 BOOT 和 SW 两个点。PCB 上真正走电流的还有低边管和 PGND。如果低边管到 PGND 的功率回路面积很大那么自举充电瞬间产生的干扰也会叠加到后级驱动上。很多人以为自举电容充电电流很小就随便走一根细线。实际上虽然平均电流不大但充电发生在很短的开关边沿里瞬时电流仍然不低。路径太长、过孔太多、寄生电感太大都会让充电过程变慢或产生振铃。2.2 栅极驱动开通回路低边管关断后经过死区时间高边驱动开始把上管栅极拉高。开通时电流路径是自举电容正端 → 驱动级内部上管 → HO/DRVH 输出脚 → 栅极电阻 → 上管栅极 → 栅源电容 → 上管源极 → 驱动芯片 HS 返回脚 → 自举电容负端。这条回路才是真正的“栅极驱动信号回流路径”。注意它绕过了芯片 GND只在高边驱动自己的浮空供电域里闭合。PCB 上最容易出问题的地方就是这里。很多画板的人会让栅极驱动回路的返回电流顺着 SW 大铜皮跑很远再回到芯片 HS 脚。高边管源极明明就在 SW 节点上但由于驱动回路和功率回路共用了一段源极电感在开关瞬间会产生很高的 L·di/dt。这个电压叠加在 Vgs 上可能导致高边管在低边管关断瞬间误开通、误关断甚至栅极波形出现剧烈振荡。2.3 栅极驱动关断回路关断时栅极电荷被抽出。电流路径是上管栅极 → 栅极电阻 → HO 脚 → 驱动级内部下拉管 → HS 返回脚 → 上管源极。也就是说关断电流也要经过同样的外部“栅极→源极”链路。栅极电阻放在哪里会同时影响开通和关断速度。如果驱动芯片没有单独放返回脚或者高边管源极封装里只有一个很大的功率引脚可接那就必须尽量让驱动输出引脚和源极返回引脚之间的走线形成一个小闭环。不要让栅极驱动电流先跑到远处再绕回来。2.4 轻载跳周期时自举电容会不会充电这个点需要在画板和调试时特别注意。很多 boost 芯片在轻载时进入跳周期或突发模式。如果芯片停止发开关脉冲就会有一段很长的时间没有低边管开通SW 不会被拉到地自举电容充电回路就没有建立起来。所以在“跳周期期间”自举电容一般不会继续充电。电压会靠电容自身维持但芯片高边驱动的静态电流、内部漏电、电容自身漏电都会让它慢慢下降。如果跳周期时间很长第一个负载脉冲到来时自举电容可能没有足够电荷导致高边管栅极电压不足。不同芯片处理方式不一样。有的会在突发前强制插入一个“自举刷新”脉冲先让低边管开通一下给自举电容充上电再进入正常开关有的则会在负载检测到后先启动一个小周期完成充电。调试时如果发现从轻载切到重载瞬间上管波形不对先不要怀疑 MOS 坏了先看这款芯片跳周期后是否要求死区时间更长或者是否真的在下管导通阶段给自举电容充满电。2.5 自举电容太大、太小、能不能用电解电容先说结论自举电容不是越大越好也不是容量大就稳定。它主要在一个开关周期内给高边驱动提供能量。如果太大充电时间会变长。低边管开通时间很短的时候自举电容可能还没有充到接近 VCC 就又要关断。尤其是跳周期后的第一个脉冲如果芯片充电电流有限大电容反而会拖慢自举电压恢复。如果太小高边管导通期间自举电容电压会明显掉落。当上管导通时间很长比如 boost 输出接近输入时高边管导通比例接近 1自举电容需要维持栅极电荷比较久。电容太小Vgs 在中途掉得太多上管会从完全导通退到线性区导通损耗明显增大。工程上最常用的做法是参考芯片数据手册的推荐值同时用上管的总栅极电荷 Qg 来核算。自举电容需要能提供 Qg 以及驱动级消耗的电荷并且还要留一部分电压裕量。如果电容两端允许跌落 0.2V 到 0.3V那么最小容量大约就是总电荷除以允许跌落电压。但实际选型还要看内部充电电流、最大占空比和轻载跳周期行为不能只看容量。关于电解电容多数情况下不建议用在自举位置。原因不是容量不够而是电解电容的 ESL、ESR 和物理尺寸都不适合高边驱动这种高频瞬态供电。自举电容需要在极短时间把电荷送到栅极要求电容本身处于低电感、低阻抗状态。电解电容容量大但寄生参数大往往还放不到紧贴引脚的位置。用 X5R/X7R 陶瓷电容会更稳妥。如果设计频率很低、驱动电流很小电解电容也许能工作但它仍然会让自举回路面积变大增加驱动振铃风险不值得为省成本去冒险。3. 在 PCB 上如何识别回流路径3.1 先把状态拆开再谈回路识别回流路径最忌讳的是只在“静态连通”里看网络。两个点网络相同不代表高频电流会走最宽的铺铜。电流永远选择阻抗最小的路径高频下主要看回路电感不是只看导线内阻。所以第一步永远是把 boost 的工作状态拆成低边管导通和高边管导通两个阶段。低边管导通时主功率回路是输入 → 电感 → 低边管 → PGND。自举充电发生在这一阶段但它的电流很小叠加在大的功率电流上。高边管导通时主功率回路是电感 → 高边管 → 输出电容和负载。此时高边驱动不从 PGND取电流驱动回路只在自举电容和高边管源极之间闭合。把这两个阶段分开后再回到 PCB 上找铜皮能明显看出不同。3.2 回流路径不是“整个地平面都是回线”高边栅极驱动最容易被误判成“回 GND”。因为控制芯片电源地确实在 PGND 上驱动信号由低压控制信号产生。但实际高边驱动输出级的供电已经被自举电容“抬”到了 SW 之上。输出级的高边和低边参考点都是 SW不是芯片 GND。如果画板时把高边驱动输出走线从 HO 拉到很远的高边管栅极然后返回铜皮却并到 SW 大功率路径上就会形成一个大环路。这个环路的面积越大开关节点 SW 处的 di/dt 感应的噪声就越明显。在 PCB 上识别回流路径时可以问自己一个问题高边管导通瞬间栅极电流从源极引脚出来后走哪一段铜皮才能回到自举电容负端这段铜皮离 HO 到栅极的走线近不近如果 HO 到栅极的走线在顶层而返回路径在底层大面积铺铜上那么两者之间还有层间距和板厚回路面积不一定小。如果能让 HO 走线和源极返回走线在相邻层紧密重叠回路面积会小很多。3.3 实用的识别顺序拿到 Gerber 后我一般会按这个顺序识别打开颜色高亮把 SW/LX、BOOT/HB、HO/DRVH、PGND 这几个网络分别显示出来找到自举电容看负端到 SW 的路径是否短正端到 BOOT 的路径是否直接找到高边管源极引脚看它到驱动芯片 HS/返回脚是不是有单独短走线找到栅极电阻看它是否靠近高边管栅极而不是靠近芯片 HO 脚沿着 HO 高亮网络和源极返回网络看它们离得近不近。只要其中某一个点不对后续波形基本都会有反应。4. 布局建议自举电容、栅极电阻和源极返回线怎么放4.1 自举电容要贴着驱动引脚而不是随意放在板上自举电容最理想的位置是正端尽量靠近 BOOT/HB 引脚负端尽量靠近 SW/HS 引脚。如果是外部高边驱动芯片自举电容要贴着驱动芯片的 HB 和 HS 两个引脚放。不能把自举电容放在高边 MOS 旁边然后从 MOS 端再拉两条长线回到驱动芯片。自举电容是驱动级瞬间的“能量池”它和驱动级之间的连线必须短。连线上一旦有寄生电感开关瞬间驱动电源电压就容易塌陷。如果驱动芯片和上管 MOS 之间本身距离较远则栅极走线必须自己形成紧耦合的一对一条 HO 到栅极一条源极返回线。这条返回线宁愿细一点、专门绕回驱动芯片也不要让它并到功率 SW 大铜皮里。4.2 栅极电阻放哪边栅极电阻应该放在高边管栅极引脚附近而不是放在芯片输出脚旁边。栅极电阻的作用不只是限制平均电流更重要的是和栅极电容共同形成驱动边沿控制并抑制高频振铃。如果把栅极电阻放在驱动芯片输出端那么电阻到 MOS 栅极之间的走线就变成了一段没有阻尼的传输线。栅极寄生电容、走线电感会在这个区间里形成 LC 振荡这段振铃会被直接送到 MOS 栅极。正确做法是让电阻尽可能地靠近 MOS 栅极让电阻把驱动源和栅极寄生参数隔开。4.3 驱动回路要和功率回路“分家”这可能是 boost 布局里最容易被忽略的一点。高边管源极引脚同时承载两部分电流一部分是 boost 主功率回路的电流另一部分是上管栅极驱动返回电流。如果 PCB 上只用一段同样宽的铜皮驱动返回电流会和主功率电流共享一段源极电感。从原理上讲这就像给 MOS 源极串了一个电感开关瞬态会在源极上产生压降导致驱动看到的 Vgs 和实际栅源电压不一样。解决办法有两种如果 MOS 封装有单独的源极感知引脚比如 Source Kelvin尽量单独引回驱动芯片 HS 脚如果没有就要在 PCB 上画一条专门的源极返回走线起点靠近 MOS 源极和封装内部的功率连接终点在驱动芯片 HS 脚不要拿整片地铜皮代替。这条源极返回线不需要很宽因为它主要走栅极驱动电流电流峰值不大。它真正需要的