1. 为什么要用纯硬件做过压保护1.1 过压保护到底在保护什么很多嵌入式设备和电源系统在运行一段时间后会突然出现“莫名其妙”的损坏。排查到最后往往不是器件本身质量差而是供电电压出现了异常尖峰。比如 5V 供电的传感器模块输入电压突然被拉到 7V、8V即使持续时间只有几十毫秒板子上的电源芯片、单片机、运放也可能直接烧毁。过压保护Over-Voltage ProtectionOVP的作用就是在输入电压超过设定阈值时及时切断或限制后级电路的供电让后级电路不会承受超过其耐压值的电压。常用的实现方式有两类集成方案使用专用的过压保护芯片比如 TPS2596、MAX14571 等优点是精度高、功能多、外围简单。分立器件方案使用三极管、MOS管、稳压二极管等分立元件搭建优点是成本低、选型灵活、不受芯片供货影响特别适合量产降本和纯硬件电路设计。本文要讲的“2 个三极管 1 个 MOS 管”方案就属于典型的分立器件纯硬件过压保护电路。整体思路不算复杂但如果对器件工作状态不理解很容易出现“电路搭出来不动作”或者“正常工作时被误关断”的问题。1.2 纯硬件过压保护 vs 软件过压保护很多工程师的第一反应是用单片机的 ADC 采集电压超过阈值就控制 MOS 管断开。这种方式确实可行但存在几个隐患。首先是响应速度。单片机从采集到执行至少要经过 ADC 采样时间、比较判断时间、GPIO 翻转时间整体通常需要几十微秒甚至更长。如果输入电压的过压尖峰持续时间很短软件可能根本来不及响应。其次是依赖关系。如果过压本身就是导致单片机电源异常的原因那么单片机一旦工作异常保护逻辑也就失效了。纯硬件电路则完全不依赖代码只要电压超过阈值器件自行翻转可靠性更高。所以在不需要精确阈值、也不需要调节滞回区间的场景下纯硬件过压保护电路仍然有很高的工程价值。掌握了它的设计思路后续也能迁移到缓启动电路、限流电路、极性保护电路中去。1.3 本文适合哪些读者刚接触三极管和 MOS 管应用的硬件新手想搞懂“为什么这几个管子凑在一起就能实现保护功能”。正在做电源输入保护电路的嵌入式工程师需要一套可以实际搭出来的低成本方案。准备参加电子设计竞赛、做电源类课程设计的学生需要完整的电路设计思路和参数计算方法。阅读本文之前最好了解三极管的导通条件NPN 和 PNP、MOS 管的导通条件及栅极驱动要求。如果不熟悉建议先看一下三极管放大区、饱和区、截止区的概念以及 N 沟道和 P沟道 MOS 管的工作原理再回来看这组电路会顺畅很多。2. 电路设计的核心思路先懂管子再懂电路2.1 三个器件分别承担什么任务在设计之前先明确每个器件在这个电路里的角色。“1 个 MOS 管”是输出通道的主开关。正常电压时它保持导通过压时它被关断从而切断后级负载的电源。为了让高端开关更简洁通常选择 P 沟道增强型 MOS 管PMOS作为高端串联开关。PMOS 的源极接输入漏极接输出栅极电压被拉低时导通栅极电压接近源极电压时关断。“2 个三极管”组成电压检测与控制逻辑替代比较器芯片。一个 NPN 三极管用来检测输入电压是否超过阈值超过后导通一个 PNP 三极管用来把 NPN 的导通状态翻转成 MOS 管栅极的拉高信号从而关闭 PMOS。用两个三极管的原因也很简单NPN 检测到过压后只能把自己的集电极拉低但 PMOS 需要栅极电压被拉高才能关闭所以需要 PNP 做一次电平反相。这里有一个容易混淆的点为什么不直接用稳压管加 MOS 管这也是一种方案但稳压管的击穿电压离散性大温度系数明显且静态功耗较高。三极管方案的分压检测则可以灵活地通过电阻设定阈值调整起来更直观。2.2 为什么主开关选 PMOS 而不是 NMOS在低端开关场景下NMOS 其实更方便因为它的 Vgs 导通阈值更低导通电阻也更小。但低端开关断开的是负载的“地”负载正极仍然连接输入这在很多系统中是不能接受的尤其是需要共地通信的电路。PMOS 作为高端开关断开时切断的是负载的正电源负载地始终保持连接更符合常规电源设计习惯。我们选 PMOS 做主开关正是基于这个考虑。2.3 电路的整体工作状态流程整个电路可以抽象成三个状态正常电压状态输入电压低于保护阈值NPN 截止PNP 截止PMOS 栅极被电阻拉到地PMOS 导通输出等于输入。过压状态输入电压高于保护阈值NPN 导通PNP 导通PMOS 栅极被拉到近似输入电压Vgs 接近 0PMOS 关断输出被切断。恢复状态输入电压回落到阈值以下NPN 截止PNP 截止PMOS 重新导通输出恢复。这个逻辑链路看起来并不复杂但落地时电阻参数、三极管放大倍数、MOS 管栅极电容都会影响实际的保护点精度和响应速度。下面我们进入电路设计细节。3. 2 个三极管 1 个 MOS 管的过压保护电路设计3.1 完整原理图设计以 5V 系统为例假设我们需要保护的阈值为 5.6V 左右正常输入为 5V。原理图可以按如下方式设计Vin —— R1 —— A 点 —— R2 —— GND | Q1 NPN 基极 A 点电位 Vin × R2 / (R1 R2)Q1 的集电极通过 R3 接到 Vin同时接 Q2 的基极Q2 是 PNP发射极接 Vin集电极通过 R4 接到 PMOS 栅极PMOS 栅极还有一个下拉电阻 R5 接到 GND。后级负载接在 PMOS 漏极。完整的器件连接如下表器件型号类型连接说明R1分压上电阻Vin 到 Q1 基极节点R2分压下电阻Q1 基极节点到 GNDQ1NPN 三极管基极接分压点集电极接 R3发射极接 GNDR3集电极上拉电阻Vin 到 Q1 集电极同时给 Q2 基极提供拉高Q2PNP 三极管发射极接 Vin基极接 Q1 集电极集电极接 PMOS 栅极R4栅极限流电阻Q2 集电极到 PMOS 栅极R5栅极下拉电阻PMOS 栅极到 GND正常时确保 PMOS 导通Q3PMOS源极接 Vin漏极接输出 Vout栅极接 R4/R5 节点3.2 正常状态5V 输入的电流路径分析输入为 5V 时先计算分压点 A 点的电压。假设 R1 100kΩR2 20kΩ那么A 点电压 5V × 20 / (100 20) 0.833V这个电压高于 NPN 的 Vbe 导通阈值约 0.6~0.7V按这个参数5V 时 Q1 已经导通了。所以实际参数需要调整不能让正常 5V 时误动作。我们把 R1 改成 100kΩR2 改成 15kΩ重新计算A 点电压 5V × 15 / (100 15) 0.652V0.652V 略低于 NPN 的 Vbe 阈值Q1 截止。Q1 截止时其集电极通过 R3 被拉到接近 Vin因此 Q2 PNP 的基极和发射极之间电压差很小Q2 也截止。此时 PMOS 栅极通过 R5 下拉到 GND栅源电压 Vgs 0 - 5V -5V。对于绝大多数 PMOS 来说-5V 的 Vgs 已经足以让其完全导通输出 Vout 约等于 Vin。这个状态的核心是Q1 截止 → Q2 截止 → PMOS 栅极被 R5 拉低 → PMOS 导通。3.3 过压状态6V 输入的电流路径分析输入升高到 6V 时A 点电压A 点电压 6V × 15 / (100 15) 0.783V这个电压已经超过 NPN 的 Vbe 导通阈值因此 Q1 导通集电极电压被拉低到接近 GND。Q2 的基极也被拉低于是 Q2 的发射极-基极电压 Veb Vin - 0V 6V远大于 PNP 的导通阈值Q2 导通。Q2 导通后Vin 通过 Q2 的发射极-集电极直接加到 PMOS 栅极PMOS 栅极电压接近 Vin。此时 PMOS 的 Vgs 6V - 6V ≈ 0VPMOS 关断输出与输入被断开。这个状态的核心是Q1 导通 → Q2 导通 → PMOS 栅极被拉高 → PMOS 关断。3.4 恢复状态分析输入电压慢慢回落到 5V 时A 点电压重新降到 0.652VQ1 截止Q2 截止PMOS 栅极重新被 R5 拉低PMOS 导通。输出恢复。需要特别说明的是由于三极管存在导通和截止的过渡区实际的恢复点会略低于动作点也就是存在一定的回差电压。这一点在后面的“常见问题”里会详细展开。4. 参数计算与器件选型4.1 分压电阻 R1、R2 的计算分压电阻决定了保护阈值。设输入电压为 Vin保护阈值为 VthNPN 的导通阈值 Vbe ≈ 0.65V那么Vth × R2 / (R1 R2) Vbe在 5V 系统中如果设定保护阈值为 5.6V则5.6 × R2 / (R1 R2) 0.65得到 R2 / (R1 R2) 0.116也就是 R2 占总阻值的 11.6%。如果取 R1 100kΩ那么 R2 ≈ 13.1kΩ可以取标准的 13kΩ 或 15kΩ。注意R1、R2 的阻值不宜太小否则分压电路的静态功耗会增加也不宜太大否则 NPN 基极电流太微弱抗干扰能力下降。几十 kΩ 到几百 kΩ 是比较合理的选择。另外R1、R2 的精度会影响保护阈值的精度。如果希望阈值更准可以使用 1% 精度的电阻。4.2 NPN 三极管选型Q1 只需要工作在截止区和饱和区并不需要放大信号所以选型要求并不高。常见的 2N3904、S8050、MMBT3904 都可以使用。选型时注意以下几点集电极电流 IC 要大于实际工作电流。这里 R3 若取 10kΩQ1 导通时集电极电流约为 6V / 10kΩ 0.6mA非常小常见小信号三极管完全满足。Vce(sat) 越低越好因为它决定了 Q2 基极被拉低的程度。需要关注 Vbe 的温度系数。三极管的 Vbe 大约有 -2mV/°C 的漂移这会导致保护阈值随温度变化高精度场景下要有所预期。4.3 MOS 管选型Q3 是主开关选型时需要重点看几个参数Vgs(th) 阈值电压PMOS 的 Vgs(th) 通常为 -0.5V 到 -2V-5V 驱动时应能完全导通。需要避开那些 Vgs(th) 较高的“标准电平” MOS 管它们可能在 5V 驱动下导通不充分。Vds 耐压要大于输入电压的最大可能值一般留 1.5~2 倍余量。比如输入最高 12V建议选 Vds ≥ 20V 的管子。Vgs 耐压PMOS 的 Vgs 耐压常见为 ±12V 或 ±20V。5V 系统没问题但如果输入电压较高过压时 Q2 把栅极拉到 Vin要确认 Vin 不超过 Vgs 耐压。Rds(on) 导通电阻Rds(on) 越大正常工作时 MOS 管上的压降和功耗越大。如果是给负载供电尽量选 Rds(on) 在几十 mΩ 级别的管子。封装和散热负载电流较大时需要考虑 MOS 管的功耗 P I² × Rds(on)必要时加铜箔散热。常见的小信号 PMOS 型号有 Si2301、AO3401 等它们都是低压 PMOS适用于 5V 系统做过压保护。但具体选型还要根据负载电流、输入电压和封装来确定不要盲目套用型号。4.4 R3、R4、R5 的作用与取值R3 是 Q1 的集电极上拉电阻也是 Q2 基极限流电阻。正常时它把 Q2 基极拉到高电平使 Q2 截止过压时 Q1 导通电流通过 R3 流入 Q1Q2 基极电压被拉低。R3 的取值影响 Q2 基极驱动电流。假设 R3 10kΩQ1 导通时 Q2 基极电流约为 6V / 10kΩ 0.6mA足以驱动小信号 PNP 导通。R4 是 MOS 管栅极限流电阻。MOS 管栅极存在结电容开关瞬间会有充放电电流。R4 可以用来限制峰值电流减缓开关速度减少 EMI但也会降低开关速度。典型值取 10Ω~100Ω。R5 是栅极下拉电阻。正常时保证 PMOS 栅极能可靠拉低使其导通同时防止栅极悬空时 MOS 管状态不确定。R5 不能太小否则正常工作时会有额外功耗也不能太大否则和 MOS 管栅极漏电流共同作用时栅极电位可能不够低。典型值取 10kΩ~100kΩ。4.5 阈值计算的工程修正按 0.65V 计算保护阈值只是一种近似。三极管的 Vbe 实际值受温度、集电极电流和器件离散性影响通常在 0.55V~0.75V 之间。因此计算出的阈值会有 ±10% 左右的偏差。如果系统对保护阈值精度要求高可以采用以下方法提高精度使用更高精度的电阻比如 0.5% 或 0.1% 精度。在分压点和 NPN 基极之间增加一个电阻限制基极电流减少 Vbe 随基极电流变化的影响。将保护阈值设置在远离正常工作电压的位置。例如正常 5V 工作电压保护阈值设定在 5.6V 甚至 6V而不是 5.2V这样可以避免因器件离散性导致正常工作时误触发。5. 仿真与实测以 5V 系统为例5.1 仿真电路搭建思路在仿真软件如 LTspice、Multisim、Proteus中搭建电路时建议按如下参数输入R1 100kΩR2 15kΩ分压比约 0.13。R3 10kΩQ1 集电极电阻。R4 100ΩMOS 管栅极限流电阻。R5 100kΩMOS 管栅极下拉电阻。Q1 型 号为 2N3904 或 S8050。Q2 型号为 2N3906 或 S8550。Q3 型号为 AO3401 或 Si2301。输入电压源使用直流扫描从 4V 扫描到 7V步长 0.01V观察 PMOS 漏极电压的变化。预期结果输入在 5.2V 左右时NPN 仍不导通输出跟随输入当输入升高到约 5.5V~5.7V 时NPN 导通PMOS 关断输出迅速跌落到 0V 附近。继续升高输入电压输出仍然保持近似 0V说明过压保护已经生效。5.2 实物测试的搭接步骤如果直接在洞洞板上搭电路建议按以下步骤第一步先焊接分压电阻 R1、R2 和 NPN 三极管 Q1用万用表测量分压点电压确认和计算值一致。第二步焊接 R3 和 Q2在 Q2 发射极加输入电压用万用表测量 Q2 基极电压。此时输出不接 MOS 管先验证 Q1、Q2 的逻辑是否正确。第三步焊接 PMOS、R4、R5接入负载。负载可以用 100Ω~1kΩ 的电阻充当便于观察电压变化。第四步使用可调直流电源缓慢升高电压观察输出变化。注意可调电源的限流值要设置合理避免短路时电流过大。5.3 预期测量数据输入电压 VinQ1 状态Q2 状态PMOS 状态输出电压 Vout4.5V截止截止导通约 4.5V5.0V截止截止导通约 5.0V5.5V临界临界临界不确定取决于器件离散性6.0V导通导通关断接近 0V7.0V导通导通关断接近 0V注意 5.5V 附近是临界区输出可能不是突变到 0 的而是先经过一段线性过渡区随后迅速关断。这是三极管放大区导致的正常现象不是电路故障。6. 这个电路的等效替代方案三极管 稳压管6.1 为什么有人会想到用稳压管很多初学者在搜索“过压保护电路”时会看到“稳压管 MOS 管”的方案。这种方案用稳压管替代分压电阻稳压管击穿电压即为保护阈值。它的优点是电路更简单省掉一个三极管缺点是稳压管击穿电压离散性较大阈值精度不如电阻分压灵活。在 2 个三极管 1 个 MOS 管的电路里如果希望减少三极管数量也可以把 NPN 的基极分压网络换成稳压管 电阻。稳压管阴极接输入阳极接 NPN 基极NPN 发射极接地。当输入电压超过稳压管击穿电压时稳压管反向击穿向 NPN 基极注入电流NPN 导通后续逻辑不变。这种做法的优点是省略 R1、R2参数计算更简单缺点是稳压管的击穿电压温度系数较大且小功率稳压管在低电流下击穿特性不够陡峭导致保护阈值不明显。在工程上如果只是粗略保护两种方案都可以用如果需要精确阈值优先使用电阻分压方案。6.2 两种方案对比对比项电阻分压 NPN PNP稳压管 NPN PNP阈值精度较高取决于电阻精度较低取决于稳压管温度稳定性主要受 Vbe 温漂影响受 Vbe 和稳压管双重温漂影响电路复杂度略高略低成本电阻成本低稳压管成本略高适用场景寿命较长、调试精细的产品快速原型验证从长期维护和批量一致性来看电阻分压方案更可控也是本文推荐的方案。7. 常见问题与排查思路7.1 正常工作时 MOS 管发热严重现象输入 5V负载电流 1APMOS 表面温度明显偏高。原因PMOS 没有完全导通处于线性放大区Vds 压降较大导致管子功耗过高。排查步骤用万用表测量 PMOS 的 Vgs 电压。正常应接近 -5V如果只有 -1V 或 -2V说明导通不充分。检查 R5 下拉电阻是否过大。如果 R5 是 1MΩ栅极漏电流可能把栅极电压抬高。检查 PMOS 的 Vgs(th) 是否过大确认 5V 驱动是否足够。查看 PMOS 数据手册中的 Vgs vs Rds(on) 曲线确认 -5V 时 Rds(on) 是否已降到标称值以下。7.2 过压时 MOS 管没有关断现象输入升到 7V输出仍然有电压。原因逻辑链路中某一个环节没有按预期工作。排查步骤测量 Q1 基极电压确认是否超过 Vbe。如果没有超过问题在 R1/R2 分压或 Q1 本身。测量 Q1 集电极电压确认 Q1 导通后是否被拉低。测量 Q2 基极电压确认 Q1 导通后是否被拉低。测量 Q2 集电极电压确认 Q2 导通后是否接近 Vin。如果 Q2 集电极已经是 Vin但 MOS 管仍导通检查 R5 和 MOS 管栅极连接是否断路或者 PMOS 的源漏是否接反。7.3 输入电压在阈值附近时输出反复跳动现象输入在 5.5V 附近缓慢变化时输出出现抖动。原因三极管工作在放大区MOS 管栅极电压跟随输入变化系统进入线性过渡状态。排查思路如果这是实际应用场景说明阈值附近存在“软开关”现象可以通过增加正反馈电阻来加快翻转。具体做法是在 Q1 基极和集电极之间增加一个几百 kΩ 的反馈电阻使 NPN 导通后基极电压稍微抬高一点形成滞回从而避免临界抖动。但增加滞回会改变动作阈值和恢复阈值需要重新计算。7.4 过压保护动作后输入恢复输出不能自动恢复现象输入从 7V 回落到 5V输出仍然为 0。原因恢复点低于回落点也就是存在回差。如果回差过大输入回落到正常电压时NPN 仍然保持在导通状态。排查步骤测量 Q1 基极电压确认在输入 5V 时是否仍然高于 Vbe。如果 Q1 基极电压仍高于 Vbe说明回差超出了预期范围需要调整分压电阻或增大反馈电阻。如果 Q1 已经截止但 PMOS 仍然关断排查 PMOS 栅极是否被其他节点钳位。7.5 上电瞬间输出异常跌落现象每次接通电源时输出会先有一段电压跌落随后才恢复正常。原因上电瞬间输入电压从 0 开始上升在上升过程中会经过分压阈值对应的区间。如果输入电压上升速度较慢NPN 可能短暂导通导致 MOS 管被短暂关断。解决思路在输出端增加电容可以延长掉电保持时间但无法完全消除瞬态跌落。在 Q1 基极对地并联一个小电容延缓 Q1 的导通响应让输入电压快速越过阈值区域时 Q1 来不及导通。优化电路结构使用滞回比较结构让低电压状态下系统更不容易误触发。7.6 排查清单汇总问题现象常见原因解决思路MOS 管发热导通不充分检查 Vgs 驱动电压、Rds(on)过压不关断逻辑链路断裂逐级测量 Q1、Q2、Q3 状态阈值附近抖动缺少滞回增加正反馈电阻恢复异常回差过大调整分压或反馈电阻上电瞬态跌落阈值区间扫过增加基极电容或输出电容8. 工程最佳实践与设计建议8.1 输入电容和输出电容的布局过压保护电路在正常工作时PMOS 处于通路状态输入端的纹波会直接影响输出端。建议在输入和输出端各加一个 10μF~100μF 电解电容和一个 0.1μF 陶瓷电容用于滤波和储能。输入电容还能吸收电源线上的瞬间尖峰降低过压保护电路的误触发概率。8.2 阈值设置要留出安全余量设计保护阈值时不要把阈值设置得离正常工作电压太近。比如 5V 供电系统正常工作电压可能在 4.75V~5.25V 之间如果保护阈值设成 5.3V就很容易因为输入波动导致误关断。建议把保护阈值设置在正常工作电压上限的 110%~120% 左右比如 5V 系统设置 5.5V~6V。8.3 功率器件要计算损耗如果后级负载电流较大PMOS 的导通损耗不容忽视。假设 Rds(on) 50mΩ负载电流 2A那么损耗为 P 2² × 0.05 0.2W。对于 SOT-23 封装来说0.2W 已经偏高可能导致温升明显。建议根据实际电流选择合适封装必要时使用 SOP-8、DFN 等更大封装的 MOS 管并加大 PCB 铜箔散热面积。8.4 增加 TVS 管提升抗浪涌能力这个过压保护电路主要针对静态过压或缓慢升压场景对瞬时浪涌的响应能力有限。如果系统需要过 IEC 61000-4-5 浪涌测试建议在输入端并联一个 TVS 管。TVS 响应速度是皮秒级的能在瞬间把浪涌电压钳位到安全范围内给后面的三极管逻辑电路争取动作时间。8.5 注意 PMOS 体二极管的影响PMOS 内部天然存在一个体二极管方向是从源极指向漏极。正常工作时体二极管不影响电路因为 MOS 管导通时体二极管被短路但过压保护动作后体二极管仍然存在。如果负载端有储能电容且输出端电压高于输入端负载会通过体二极管反向馈电导致输出无法彻底断电。解决思路如果只是过压保护不涉及掉电快速放电体二极管的影响通常可以接受。如果需要彻底断开输出可以在 MOS 管后面串联一个二极管或改用背靠背 MOS 管结构。8.6 安全与测试注意事项调试时使用可调电源并设置限流防止电路错误时烧毁器件。先用假负载电阻验证保护逻辑再接入真实负载。涉及高压或大电流应用时务必在断电状态下完成接线和改动。如果电路最终进入产品设计需要对阈值进行批量测试确认器件离散性对保护点的影响在可接受范围内。9. 总结与扩展学习方向本文用一个非常具体的电路——2 个三极管 1 个 MOS 管完整拆解了纯硬件过压保护电路的设计思路和调试方法。核心逻辑可以概括为电阻分压检测输入电压NPN 判断是否过压PNP 完成电平反相PMOS 作为主开关执行通断。虽然器件数量不多但它涵盖了三极管的截止/导通状态切换、MOS 管的栅极驱动、电阻分压计算、回差与滞回等多个重要知识点非常适合作为硬件入门进阶的练手电路。如果还想继续深入研究可以从以下几个方向入手增加滞回比较功能提升电路的抗干扰能力。设计欠压保护电路思路类似但逻辑翻转方向相反。研究 MOS 管栅极驱动电路理解为什么大电流场景下需要专用的栅极驱动芯片。学习恒流电路、限流电路、缓启动电路它们和过压保护电路经常出现在同一个电源输入模块中。建议你动手搭一套实物电路用可调电源从 4V 慢慢调到 7V观察 PMOS 漏极电压的变化。这个过程比只看理论更能加深理解。如果在调试中遇到异常可以回到本文第 7 节的排查清单逐级测量 Q1、Q2、Q3 的状态大部分问题都能快速定位。