简介：面向LTCC滤波器初学者的一份设计入门教程，围绕LC带通滤波器的完整设计流程展开，从电路原理到三维电磁建模逐层推进。内容结合Ansoft Designer的电路仿真与HFSS高频电磁仿真，讲解LC谐振器参数如何决定中心频率与带宽，并讨论∏型与T型原型电路在低介电常数LTCC基板上的取舍、电容电感取值对Q值的影响，以及插损、驻波比、带外抑制等指标的实现思路，同时穿插多篇文献中的滤波器设计实例作为参照。压缩包内为1个PDF文件，约3.01MB，即第四章「LC带通滤波器的设计与仿真」的完整图文内容，含理想频率响应曲线与等效电路图，便于对照阅读与随书练习。已有4085人学习，适合希望在动手设计滤波器的同时熟悉HFSS操作、建立指标与结构对应关系的读者。

1. 一块 6mm×4.2mm 的滤波器，卡住新人的不是 HFSS 界面

在 HFSS 里画长方体，三天就能学会；但把 S21 在 f0±480MHz 处压到 50dB 以下，很多人两个月都没摸到门。我见过不止一个电子通信方向的同学，照着一份带图课程资源从第一个盒子画到最后一个，仿真跑出来通带歪了 80MHz、插损 6dB，回头第一反应是“我手残”。这份 LTCC 带通滤波器设计教程真正有价值的地方，不是那些 HFSS 菜单截图，而是它把一款中心频率 1200MHz、带宽 400MHz、f0±480MHz 处抑制大于 50dB、驻波比小于 1.5、中心插损小于 1dB 的 LC 带通滤波器，从指标一路推到 6mm×4.2mm×1.475mm 的三维模型，中间每一个可调变量都摊开摆在你面前，包括 εr=5.9、tanδ=0.002 的 LTCC 生瓷参数和 15 层陶瓷加 8 层印刷的叠层结构。它面向的是刚接触 LTCC 工艺的学生、做课程设计或毕业设计的本科生，以及从数字电路转做射频无源器件的工程师。前提说清楚：你得先补齐集总参数滤波器那点底子，知道耦合系数和外部 Q 是什么，否则仿真跑起来只是看个热闹。

2. 先算再画：1200MHz/400MHz 指标落到 L、C 和拓扑上的推演

打开 HFSS 之前有一件事必须先做，就是把纸面指标换算成电路层的目标值。这一步省掉，后面所有调参都是盲调——你不知道中心频率偏了是电感画长了还是介质太厚，也不知道带宽差 100MHz 该动耦合还是动谐振器。

2.1 用相对带宽反推耦合系数与外部 Q

1200MHz 中心频率配 400MHz 带宽，相对带宽 33%，这已经不是窄带滤波器了。窄带（FBW 小于 5%）用集总 LC 很容易收敛，宽带情况下耦合量一大，分布效应就冒出来，仿真和手算的偏差会迅速放大。我一般先用切比雪夫原型做一次粗算，拿到耦合系数 k 和外部 Q，作为后面三维建模的初始值。

import math f0 = 1200.0 # 中心频率 MHz bw = 400.0 # 3dB 带宽 MHz fbw = bw / f0 print("相对带宽 FBW = %.3f" % fbw) # 3 阶、0.1dB 纹波切比雪夫原型值 g = [1.0, 1.0316, 1.1474, 1.0316, 1.0] # 级间耦合系数 k(i,i+1) = FBW / sqrt(g_i * g_i+1) for i in range(1, len(g) - 2): k = fbw / math.sqrt(g[i] * g[i + 1]) print("k%d,%d = %.4f" % (i, i + 1, k)) # 外部 Q = g0 * g1 / FBW Qe = g[0] * g[1] / fbw print("外部 Qe = %.3f" % Qe)

这段算出来的 k12 在 0.30 量级、Qe 约 3.1，说明耦合很强、端口匹配要求偏松。参数含义要交代清楚：g 数组是低通原型值，改阶数或改纹波都要换表；fbw 是相对带宽，分母用中心频率而不是算术平均；Qe 决定输入端抽头位置或者串联电容的大小，后面在 HFSS 里调端口耦合强弱就是对着它调。别小看这一步，很多人的模型最后通带形状是对的但带宽差 20%，根子就在初始 k 值取错，然后在三维里靠试凑硬拽，越拽越偏。

有一点要提醒：这个公式假设的是同步调谐、窄带到中等带宽的耦合谐振器，33% 的相对带宽已经踩到它的边界上。我的做法是把算出来的值当起点，允许三维仿真后的结果和它差 15%~20%，但方向必须一致——k 大了带宽变宽、Qe 小了通带更平坦但插损上升，这个趋势如果反了，说明模型里有结构性问题，别急着调参。

2.2 Π 型还是 T 型：εr=5.9 的基板只认一种

拓扑选择是这份教程里信息密度最高的一段，也是很多人直接跳过的部分。四种常用原型电路——电容耦合 Π 型、电感耦合 Π 型、电容耦合 T 型、电感耦合 T 型——在集总电路里都能实现带通，但放到 LTCC 叠层里，能不能做出来是另一回事。

这张表的逻辑链条其实很干脆。Π 型是并联谐振，谐振腔的 Q 值主要由电感决定，电感一大 Q 就塌，而 LTCC 里做电感靠的是垂直螺旋或者带状线，绕得越长寄生电容越大、自谐振频率越低。所以 Π 型必须用小电感，小电感对应大电容，而 εr=5.9 这种低介电常数基板上单层平行板电容本来就做不大，硬做大面积，寄生电感直接把自谐振频率拉下来，器件在通带边上就开始“变味”。T 型反过来，串联谐振腔的 Q 由电容决定，电感可以做大的同时不影响 Q，正好吃下低介电常数基板的特性。

我一般会这么判断：拿到基板先看 εr，小于 10 的走 T 型，大于 20 的走 Π 型，卡在中间地带就两个都建一版做对比。教程里的案例用的是 εr=5.9，所以走的是串联谐振加耦合电容这条路线，后面三维结构里那些被命名为 C、CB、L 的对象，就是这条拓扑在叠层上的直接投影。这一步做错，后面画得再精细也救不回来——你把 Π 型结构硬塞进低介电常数基板，仿真一开始可能看着还行，等把银浆电导率设成实际值、加上介质损耗，插损会直接翻倍。

2.3 集总参数到三维：螺旋电感与平行板电容的换算

理论值有了、拓扑定了，接下来才是把 L 和 C 变成能用 HFSS 画出来的几何。1200MHz 下我一般先给电感定个量级，再反算电容，因为电感在 LTCC 里占的面积更大、调节余地更小。

import math f0 = 1.2e9 # Hz for L_nH in (1.5, 2.0, 3.0, 4.7): C = 1.0 / ((2 * math.pi * f0) ** 2 * L_nH * 1e-9) print("L = %.1f nH -> C = %.2f pF" % (L_nH, C * 1e12))

跑出来的结果大概是 L 取 2nH 时 C 约 8.8pF。这个数量级很关键：8.8pF 用单层平行板在 εr=5.9 的基板上实现，极板面积大概在 0.5mm² 量级，和 6mm×4.2mm 的整体尺寸是能对上的；如果算出来要 30pF 以上，那就得考虑多层叠板电容，层数一变整个高度预算就崩了。参数上注意两点：一是频率单位必须换成 Hz，工程上最常见的错误就是 MHz 直接代进去，结果差 10⁶ 倍；二是这里的 C 是谐振腔总电容，实际结构里它由平行板电容加螺旋电感的寄生电容共同构成，所以三维仿真值一般会比手算值偏大 10%~20%，调的时候往小里留余量。

把 L 变成几何时，垂直螺旋电感的电感量近似和圈数平方成正比、和螺旋直径成正比，但圈数一多，相邻走线之间的耦合电容也跟着涨。教程里给出的变量表中有 W1=0.32mm、L1=2mm、Ls1=2mm、Lx1=0.7mm 这一组，从命名习惯看就是首级谐振单元里线宽、线长、螺旋段长和引出段长的分配。我的经验是线宽先按工艺最小值往上留 2~3 倍（这里最小线宽 0.1mm，取 0.32mm 是合理的），线间距卡在 0.1mm 工艺极限之上一点，先保证能加工，再谈性能。电容那边同理，Wc1=2.2mm、Lc1=1.7mm 这种尺寸对应的极板面积，是权衡了容值和自谐振频率之后的结果，不要一上来就改。

3. 三维建模顺序：HFSS 里那 22 个变量怎么变成叠层

真正打开 HFSS 之后，最忌一上来就画盒子。这份教程的建模顺序是“先建变量、再建介质、再建端口地、最后建电路结构”，每一步都依赖前一步的坐标系，顺序打乱会浪费大量时间在改坐标上。我按这个顺序把关键节点和参数拆一遍。

3.1 工程、单位与 Design Properties 变量表

开头几步看着琐碎，实际上是后面所有操作的地基。新建工程后重命名为LTCC_5.9_LC_BPF_1200MHZ，新建 Design 命名为1200MHZ，然后Modeler → Units把单位锁成 mm。这一步千万别跳过，HFSS 默认单位跟着上一次工程走，一旦是 inch 或者 um，后面所有尺寸输入全部错位，而且错得很隐蔽——模型看着正常，仿真结果差一个数量级。

接着是Tools → Options → Modeler Options → Drawing里勾选Edit properties of new pri。这个选项的作用是每建一个新对象就弹属性框，逼着你在创建的同时把尺寸、坐标、材料一次填完，而不是建完一堆无名盒子再回头逐个改。对新手来说这是救命设置，对我这种老手来说也是省事——少一次右键属性就是少一次出错机会。

然后HFSS → Design Properties → Local Variables → Add，把全部变量一次录进去。教程里给出的变量表是这样的：

H = 15*er_H + 8*s_H这个表达式是整个变量表的核心。15 层陶瓷、8 层印刷，总高 15×0.093 + 8×0.01 = 1.395 + 0.08 = 1.475mm，和成品尺寸完全对得上。用表达式而不是直接填 1.475 的好处是，你后面改层数或者改膜厚，所有引用 H 的盒子自动跟着变，不用一个个改。这是参数化建模的第一课，也是很多人建模返工的根本原因。

3.2 介质盒与材料参数：εr=5.9、tanδ=0.002 的填法

先建空气盒Air，材料选air，尺寸比介质盒每边大出至少四分之一波长。1200MHz 对应自由空间波长 250mm，四分之一波长 62.5mm，但实际工程里没人给空气盒留这么大，一般留 10~15mm 就够，配合辐射边界也能收敛。教程里的做法是给一个包住整个器件的盒子，这个尺寸直接影响后面辐射边界的设置，太小会把边界当成金属壁，中心频率往下掉。

再建介质盒LTCC，坐标和尺寸全部用变量驱动，材料不能直接用 vacuum。点Material的Edit，进Add Material，Relative Permittivity填 5.9，dielectric Loss Tangent填 0.002。这两个数值不是随便给的：介电常数决定电磁波在介质里的相速度，进而决定谐振器的物理长度，填错 0.5 就能让中心频率偏几十 MHz；损耗正切决定插损的下限，填 0 会让仿真结果好看得不真实，做出来的实物直接打脸。

我的习惯是在这一步就把材料命名成LTCC_5p9这种带参数的名称，而不是用默认的Material1。原因很实际：一个工程里往往要试好几版基板参数，命名清楚才能一眼看出当前跑的是哪版，不然过两天回来连自己都分不清。银浆和铜浆同理，silver的电导率按实际浆料填（常见做法是 3×10⁷ S/m 量级），铜按 5.8×10⁷ S/m，两者差一个量级，混用会让插损算出来偏乐观。

3.3 端口模块：三次布尔相减与镜像拼装

端口这部分是教程里操作步骤最密的地方，也是最容易出错的地方。逻辑上分三块：射频端口、端口地、等效隔离地。

射频端口先建两个盒子IN和IN1，材料都设silver，然后在工程树里先选IN、按住 Ctrl 选IN1，做布尔相减，得到带缺口的端口结构。相减之后对IN做镜像复制，沿 Y 轴生成IN_1，这样输入端和输出端就对称了。端口地同理，建ZJ和ZJ1，相减后沿 X 轴镜像出ZJ_1。

等效隔离地是这块最绕的一步。建PM，再建PM1，PM1沿 Y 轴镜像出PM1_1，然后PM减去PM1和PM1_1，得到一个带凹槽的地结构。接着把相减后的PM复制成PM2，用平移工具按设定变量挪到另一层。这一步的目的，是在叠层内部做出一块参考地，把上下两部分的电磁场隔开，避免端口之间的直接耦合把带外抑制“短路”掉。

镜像和相减的顺序不能乱。我踩过的坑是先把对象镜像了再相减，结果镜像出来的副本和被减对象不在同一坐标系下，减完留下一个薄片，网格剖分时直接报错。正确顺序永远是：先建主对象和挖空对象，相减，再对结果做镜像或复制。另外每次布尔运算之后都去Model树里检查一下对象有没有变成Unite或者Subtract的复合体，如果还是散的，说明运算没生效。

3.4 电容板与电感带：叠层里的电路结构

电路结构这部分对象最多，命名也最密：C、C_1、C_2、C_3是各级电容极板，CB和CB1各镜像一个副本做耦合电容，DK是接地过孔或者短路段，L、L_1、L_2、L_3是各级电感带。

建模时的共同点是：全部用Draw → Box建长方体，材料silver，尺寸和坐标全部引用变量。CB沿 Y 轴镜像出CB_1，CB1沿 Y 轴镜像出CB1_1，保证左右对称。对称性在这里不是美学问题，是电性能问题——不对称会导致端口阻抗不平衡，回波损耗怎么调都下不去。

一个实操细节值得单独说：这些极板和电感带分布在不同的 Z 高度上，而 Z 坐标通常写成n*er_H + m*s_H这种表达式形式。写表达式的时候务必确认每一项的单位统一到 mm，er_H是 93um 也就是 0.093mm，如果你的表达式里直接写15*er_H而er_H单位设成了 um，模型高度会变成 1475mm，比整个基板大一千倍。这种错在三维视图里其实看得出来——盒子会大得离谱——但如果你一直在 2D 平面视图里画，很可能画完一整天都没发现。

3.5 边界、激励与扫频：让 S 参数能算出曲线

几何建完只是有了壳子，能不能算出可信的曲线取决于边界和求解设置。

边界上，最外层空气盒的六个面设成辐射边界（Radiation Boundary），如果器件是贴板应用，底面可以设成理想导体或者有限导体。端口的激励方式有两种常见做法：用波端口（Wave Port）贴在端口截面上，或者用集总端口（Lumped Port）加在内外导体之间。教程的结构是共面或者类同轴形式，我一般用波端口，因为它对端口的场分布假设更宽松，缺点是端口面必须足够大、离不连续处足够远。

求解设置里，Solution Setup的求解频率先设在 1200MHz，最大迭代次数给到 10~15，收敛误差 0.02。扫频用插值扫频（Interpolated），范围 0.5GHz 到 2.5GHz，点数先给 200 个。这里有个容易忽略的点：扫频上限一定要覆盖到你关心的带外抑制点，f0+480MHz 是 1680MHz，取到 2.5GHz 留足余量；如果只扫到 1.6GHz，带外那一段曲线根本没数据，抑制指标无从判断。

提示：插值扫频在高 Q 结构上可能漏掉窄谐振峰，第一次跑建议先用快速扫频粗看一遍，确认通带位置没错，再切插值扫频做精细曲线。两者结果对不上，说明结构里有强谐振，回去查电感自谐振。

4. 仿真曲线对不上指标时，按这个顺序调

仿真出曲线之后，绝大多数人的问题是“知道不好，但不知道动哪里”。调参必须讲顺序，因为中心频率、带宽、插损、抑制之间是耦合的，乱动一个会把其他的带崩。我一般按下面四步走。

4.1 中心频率先看介质厚度和横向尺寸

中心频率偏了，先不要动电容电感值，先查三件事：介质总高 H 对不对、介质盒的横向尺寸是不是被空气盒挤压、辐射边界离得够不够远。教程里 H 是 1.475mm，如果你实际建模时因为单位问题变成了 1.475um 或者 14.75mm，中心频率会差出几倍，这时候调任何 LC 值都是徒劳。

确认几何没问题之后，再看谐振单元的长度。频率偏高说明谐振器电长度不够，把电感带长度加一点、或者把电容极板面积加大一点；频率偏低反过来。经验值是 1200MHz 下，长度每改 0.1mm 大概动 15~25MHz，具体数值取决于当前结构的 Q 值。我通常一次只改一个变量，改 0.05mm 这个量级，跑一次看偏移方向，连续两次同方向再加大步长，避免一次改过头把通带推出扫频范围。

4.2 带宽不够就动耦合，不是动谐振器

带宽不够是高频出现的现象，很多人的第一反应是改电感值，这是错的。带宽由级间耦合决定，调谐振器只会挪中心频率，不会把带宽撑开。教程里 s1=0.6mm、s2=0.4mm 这两个间距就是耦合间距，间距越小耦合越强、带宽越宽，但小到工艺极限（这里最小线间距 0.1mm）就做不出来了。

调的时候按这个顺序：先把 s1 从 0.6mm 往 0.5mm 收，跑一次看带宽变化，如果变化不明显说明耦合不是主要瓶颈，问题可能在端口 Qe；再把端口处的耦合结构调整一档。带宽对耦合间距的敏感度是非线性的，间距越小时每 0.05mm 带来的带宽增量越大，所以越靠近极限越要小步走。我的习惯是画一条“间距—带宽”的粗曲线，先跑三四个点，摸清斜率再决定停在哪。

带宽调宽之后，回波损耗通常会变差，这是正常的——耦合强了，端口匹配条件跟着变。这时候再回头微调端口的串联电容或者抽头位置，让 S11 回到 -15dB 以下。不要指望一次调到位，带宽和匹配本来就是一对需要来回拉的参数。

4.3 带外抑制与传输零点：加级数还是加零点

带外抑制不够时，先看是哪一段不够。f0±480MHz 处要大于 50dB，这个要求对 3 阶结构来说是偏紧的。两条路：加谐振级数，或者在阻带里引入传输零点。

加级数最直接，代价是尺寸和插损。每加一级，插损大概涨 0.3~0.6dB，而指标要求中心插损小于 1dB，余量本来就不多，所以级数不是随便加的。教程的结构里那几组C_1到C_3、L到L_3的编号，对应的就是多级谐振单元，改级数意味着整套变量都要重排，工作量不小。

引入传输零点更巧妙，常见做法是在不相邻的谐振器之间加一条交叉耦合路径——电容耦合产生高频零点，电感耦合产生低频零点。落到三维结构上，就是在两层之间多开一个耦合窗口，或者在接地平面上开槽。这条路的难点在于零点位置对耦合量极其敏感，耦合路径稍微长一点零点就跑到带外去了，仿真上表现为抑制曲线出现一个很尖的凹陷，但位置不对。我一般先把零点目标定在 1.7GHz 附近（正好压在 f0+480MHz 那条线上），然后用参数扫描找耦合窗口尺寸。

4.4 回代电路仿真：S 参数导出与交叉验证

三维仿真收敛之后，别急着写报告。导出 S 参数（Touchstone 格式），回代到电路仿真工具里，和集总参数模型对比一次。这一步的价值在于把“三维结构的电磁行为”和“电路拓扑的理论预期”对上——如果两条曲线在通带内吻合但在阻带差很多，说明三维结构里有寄生成分没被电路模型捕捉到，通常是电感对地的寄生电容；如果通带内就对不上，那多半是端口或者材料参数设错了。

教程里提到的设计流程本身就是电路软件加电磁软件配合，先用电路工具算出初值，再用 HFSS 验证，最后回代确认。这个闭环我建议每次都走一遍，尤其是第一次做某个频段的时候。走完这一圈，你对“改哪个几何量会动哪个电指标”才有手感，下次再做同频段的器件，初值基本能一次给准。

5. 避坑与排查：五个让仿真白跑的细节

下面这几条都是我在类似结构上真实翻过车的，按“现象→原因→解决”写，看到对得上的直接对照排查。

5.1 模型整体高度大了一千倍

现象：三维视图里介质盒大得离谱，把空气盒都包不住，仿真跑起来直接报几何错误或者网格剖分失败。

原因：变量er_H设成了 93 而单位是 um，表达式H = 15*er_H + 8*s_H算出来是 1475，HFSS 按 mm 解释就变成了 1475mm。问题出在变量定义时没有统一单位。

解决：所有长度变量统一用 mm 录入，er_H填 0.093 而不是 93；或者在变量名后面显式写单位。改完在Design Properties里看一遍每个变量的实际数值，确认没有量级异常再开始建模。

5.2 端口材料设成 vacuum，S 参数全反

现象：S11 和 S21 曲线形状对调，通带变成阻带，或者插损大得离谱。

原因：端口盒子IN、ZJ的属性里材料还是默认的 vacuum，波端口把整块区域当成了介质填充，端口阻抗算出来不是 50Ω。

解决：端口结构的金属部分必须设成 silver 或者 copper，介质填充部分才是真空或基板材料。建完端口后在Model树里逐个点开看材料标签，这一步花不了两分钟，能省掉半天排查。

5.3 布尔相减后留下薄片，网格剖分报错

现象：求解时提示 mesh 失败，或者某条曲线出现异常的尖刺。

原因：镜像和相减的顺序搞反了，或者相减时选错了对象集合，导致内部残留了厚度趋近于零的薄片，网格在薄片上无限细分。

解决：严格按“建主对象→建挖空对象→相减→对结果镜像”的顺序操作；每次布尔运算后在Model树里确认对象已经变成复合体；如果已经产生薄片，用Modeler → Clean清理或者直接删掉重建。

5.4 空气盒贴太近，中心频率整体偏低

现象：通带位置比设计值低 50~100MHz，怎么调谐振器长度都拉不回来。

原因：辐射边界离器件太近，把本该辐射出去的能量反射回来，等效于给谐振器加了额外的电容负载。

解决：空气盒每个方向至少留 10mm 以上，如果器件是贴板应用就换成理想导体边界并相应调整。改完先跑一次快速扫频看中心频率是否回到 1200MHz 附近，再继续细调。

5.5 扫频范围没覆盖抑制点，指标无从判断

现象：带外抑制曲线在 1.6GHz 之后就没有数据了，报告里写不出 f0+480MHz 的抑制值。

原因：扫频上限设成了 1.6GHz，而指标要求的观察点在 1680MHz，正好落在范围之外。

解决：扫频范围按指标点往外扩，至少覆盖到最高观察频率的 1.3 倍。这个案例里设到 2.5GHz 比较稳妥，代价只是多算几十个频点。

6. 把一次建模沉淀成参数化模板：从手画到扫参

把模型跑通只是及格线，能不能把这套东西变成下次能直接复用的资产，取决于你有没有做参数化。我现在的习惯是：任何一版收敛的模型，都整理成一个只暴露 6~8 个关键变量的模板，其余尺寸全部用表达式锁死。这样下次做同频段不同指标的器件，改几个数就能跑，不用从头画。

具体做法是分层暴露变量。第一层是工艺层，er_H、s_H、层数、εr、tanδ，这些由基板厂给定，一般不动；第二层是拓扑层，级数、谐振器长度、耦合间距，这些决定中心频率和带宽；第三层是微调层，端口抽头位置、耦合窗口尺寸、接地过孔半径，这些只影响匹配和零点。三层分开之后，调参就有了边界——工艺层不动，拓扑层粗调，微调层精修。

参数扫描的范围要设得克制。以本案例的耦合间距为例：

四个变量如果做全组合扫描就是上万次仿真，没意义。我的做法是单变量扫一遍摸斜率，再用两两组合做局部细化，一般不超过 200 个点就能锁定区间。HFSS 里用 Optimetrics 的 Parametric 就行，如果要做多目标优化（比如同时压插损和抑制），用 Quasi Newton 或者遗传算法，代价函数按权重写：插损权重 0.5、抑制权重 0.3、驻波权重 0.2。

最后一件事，也是我这些年最看重的一条：每次改完参数，都把当次的变量值和仿真结果存一份快照，文件名带上日期和关键指标，比如1200M_BW400_S21_52dB_20240312。听起来笨，但等你调到第七版发现还不如第三版的时候，就知道有后悔药多重要。我曾经在一个 1500MHz 的项目上连调两周，最后发现最优解出现在第二天的第六版，而那一版的文件名只写了test6，里面的变量值早被覆盖了，只能重画。从那以后我每次开跑前都强制走一遍“存变量表、存 S2P、存截图”这三件事，再也没栽过同样的跟头。希望帮到你。

本文还有配套的精品资源，点击获取