简介：面向电子设计自动化读者的OrCAD图文教程，由于博士信号完整性研究网资料整理，重点帮助读者熟悉Capture CIS原理图设计流程，理解元件管理、电气互连与信号完整性分析中的常见问题，适合不同阶段读者查漏补缺。压缩包共1个doc文件，约2.23MB。内容围绕工程建立与设置、工程管理器、原理图页操作展开，讲解元件库加入与自建、分裂元件、不规则图形元件绘制、元件分多部分画法、放置元件、建立电气互连、总线用法、工程元素浏览与搜索、元件替换更新及基本操作；同时涉及修改元件属性、添加footprint、生成netlist与元件清单、打印原理图，并引入Cadence PI/SI，帮助衔接后续PCB与信号完整性分析。已有345人学习，可借此梳理从建库、绘制原理图到输出网表的链路，掌握常见操作技巧与排错思路，提升电路设计效率。
1. 从 24 节目录切入：OrCAD 原理图先学哪几块才不返工
这份按 24 节整理的 OrCAD 图文教程，最容易让人翻车的地方不是画线，而是 Capture CIS 里 instance 与 occurrences 这两个概念没吃透。它覆盖建工程、管页面、加库、建库、分裂元件、电气互连、总线、替换更新、生成网表和打印出图，适合刚接手原理图、或者从别的 EDA 工具切过来的硬件工程师。我的建议是别一上来就放器件：先把工程骨架和库缓存关系理顺，再按“建库—放件—连线—查网表”的顺序走一遍。这份资源的价值在于把 24 个操作点串成可复现的流程，而不是零散记快捷键；需要对照图文逐节练的，按资源入口取用即可。
2. 工程骨架与页面管理：.dsn、.opj 和 SCHEMATIC1 先理顺
2.1 启动 Capture CIS 而不是 Capture：选型理由与工程建立
启动 OrCAD 时，启动器里会列出多个组件。这里不要选只叫 OrCAD Capture 的入口，常见做法是选 design entry CIS，再进 OrCAD Capture CIS。两者界面看着接近，但后者对元件库、属性列和设计缓存的管理更完整，后面加库、改 footprint、批量编辑管脚时差别就出来了。刚建立工程时界面几乎是空的，左下角只有一个最小化的 session log 窗口，这是正常状态，不是软件没装好。
建立工程的路径是 File > New > Project，弹出向导后选 Schematic 类型。名称我一般用纯小写字母加数字，比如 myproject，不加空格和特殊符号，减少路径解析和后续脚本处理时的麻烦。Location 选一个空目录，路径里尽量别带中文和过长层级；这不是玄学，库路径和缓存路径出问题时，短英文路径能少一层排查成本。点 OK 后，工程管理器里会出现与工程同名的 .dsn 数据库文件，下面挂着 SCHEMATIC1 和 design cache 两个文件夹。SCHEMATIC1 里默认已经建好 page1，design cache 一开始是空的，等放了元件才会出现元件名和库来源。
| 配置项 | 入口 | 建议值/做法 | 影响 |
|---|---|---|---|
| 工程类型 | File > New > Project | Schematic | 决定后续原理图页和网表流程 |
| 工程名称 | 向导 Name 框 | 小写字母+数字 | 避免路径和脚本解析问题 |
| 存放路径 | 向导 Location 框 | 短英文空目录 | 减少库缓存路径排查 |
| 默认页面 | SCHEMATIC1/page1 | 保留或按需重命名 | 后续页面组织的基础 |
| 页面尺寸 | Option > Design Template | A4 或 A3 先定 | 影响打印和符号摆放 |
新建完成后，页面颜色、字体、题头、网格都是默认值。要改成自己顺手的样式，分两个入口：Option > Preference 管颜色、字体、网格显示方式、缩放和滚动方式；Option > Design Template 管题头、字体大小、页面尺寸、网格尺寸和打印方式。多数设置只影响观感，不影响电气特性，但页面大小要提前定：太小画不了多少东西，太大打印时又要缩得很小。常见做法是 A4 打样、A3 画稍大的板级原理图。
提示：页面大小在 Design Template 里提前定，后面再改会牵连已放符号的位置和打印比例。
2.2 工程管理器里的文件组织：File 与 Hierarchy 两个视角
工程管理器在界面左侧，用来管理设计里的所有资源。它有两个标签：File 和 Hierarchy。File 标签按文件夹方式组织文件，一个工程只有一个 .dsn 设计数据库，里面可以包含原理图文件夹、多个原理图页面、元件缓存、用到的元件库和输出文件。Hierarchy 标签看的是实体和元件的层级关系，适合检查某个功能块挂在哪个层级下。刚开始画图时多用 File 标签，排查连接关系时再切到 Hierarchy。
在工程管理器里复制、移动文件和 Windows 资源管理器很像，可以直接拖拽。这种操作可以在设计与设计之间、设计与元件库之间、库和库之间、原理图文件夹之间进行。操作本身不复杂，但有一个血泪经验：拖完马上保存。尤其是跨工程拖页面，界面看起来已经过去了，实际数据库还没落盘，后面打开页面一操作再退出，很容易丢数据。
添加文件有两个常用入口：在目标文件夹上右键 Add File；或者选中文件夹后走 Edit > Project，在对话框里选文件打开。注意 design resources 里添加设计会替换已经建立的设计，因为一个工程只能有一个设计。library 里可以加元件库，output 和 reference projects 里也可以挂文件，但用途不同，别把库文件随手加到 output 下。
删除文件就是选中后按 Delete，和 Windows 一样。限制是原理图页面处于打开状态时无法删除，要先关页面。删除不可恢复，工程管理器里没有后悔药，删之前先确认是不是只删本地引用、不动源文件。design cache 的操作稍微绕，放到后面元件替换那一节再讲。
| 对象 | 操作入口 | 作用 | 注意 |
|---|---|---|---|
| .dsn | 工程管理器根节点 | 设计数据库 | 一个工程只有一个 |
| SCHEMATIC1 | .dsn 下的文件夹 | 组织原理图页 | 可新建多个文件夹 |
| design cache | .dsn 下缓存区 | 存放已用元件 | 改库后要同步 |
| .opj | 工程文件 | 记录工程与数据库关联 | 可在 Windows 里重命名 |
| 输出文件 | output 文件夹 | 网表、清单等 | 别和源库混放 |
2.3 原理图页/文件夹的移动、重命名与跨工程复制
页面移动前先确认目标页面没有打开，这是硬条件。然后在工程管理器里选中要移动的页面，可以按住 Ctrl 多选，走 Edit > Cut 或 Edit > Copy，再选中目标文件夹，Edit > Paste。更顺手的方式是左键直接拖到目标文件夹；要保留原页面就按住 Ctrl 再拖，相当于复制。跨工程复制也一样，先把两个工程都打开，调整工程管理器图框大小并排显示，从一个工程拖到另一个工程的目标文件夹里，按不按 Ctrl 决定是移动还是复制。
跨工程操作最容易出问题的是保存顺序。页面拖过去后，目标工程要保存，源工程也要保存；如果只保存一边，另一边关闭时可能提示或不提示，最后缺页。我的习惯是拖完先保存目标工程，再回源工程保存，然后分别打开页面确认内容完整。移动的原理图文件夹不能处于打开状态，页面也一样，打开状态下做剪切或删除，软件会挡住或产生意外结果。
重命名页面走 Design > Rename，或者右键 Rename。不管页面是否打开，重命名都会立即生效。原理图文件夹重命名类似。.opj 工程文件只能在 Windows 里重命名，改完再打开工程确认关联正常。.dsn 设计文件不要在 Windows 里直接改名字，改完后 .opj 找不到数据库，工程就打不开了；要换名字走 File > Save As，让工程文件和数据库保持关联。
新建页面是选中原理图文件夹后走 Design > New Schematic Page，或右键 New Page。新建原理图文件夹是选中 .dsn 后走 Design > New Schematic，或右键 New Schematic。页面和文件夹的层级别建太深，两层足够大多数板级设计用；层级太深时，搜索和浏览都费劲。
注意：页面移动或复制后先保存两个工程，再打开页面操作；打开状态下不要做剪切和删除。
2.4 页面参数与 design template：A4/A3、网格、题头
页面参数分两类：一类是 Preference 里的显示与操作习惯，另一类是 Design Template 里的图纸模板。Preference 里可以改背景颜色、字体、网格显示方式、缩放和滚动方式。背景我一般改成浅灰或浅色，网格保留显示但别太密，画总线和对齐管脚时看得清就行。这些设置对电气特性没有影响，纯粹是画图舒服不舒服。
Design Template 里改的是题头、字体大小、页面尺寸、网格尺寸、显示和打印方式。题头通常放项目名、页码、版本和日期，打印时用得上。页面尺寸前面说过，A4 或 A3 先定；如果一张图要放很多去耦电容和连接器，A3 更稳。网格尺寸别设得太细，否则拖线时容易对不齐；常见做法是保留默认网格，需要精细对齐时临时切换。
| 设置项 | 入口 | 常用做法 | 影响 |
|---|---|---|---|
| 背景颜色 | Option > Preference | 浅色背景 | 长时间画图不刺眼 |
| 网格显示 | Option > Preference | 保留显示，不过密 | 对齐符号和总线 |
| 页面尺寸 | Option > Design Template | A4 或 A3 | 打印和布局空间 |
| 题头信息 | Option > Design Template | 项目名/页码/版本 | 出图和归档 |
| 打印方式 | Option > Design Template | 按页面适配 | 避免打印裁切 |
页面建好后，默认参数会跟着模板走，所以新页面多时先在模板里改好，比一页一页调省事。打印前再检查一次页面尺寸和打印比例，尤其是 A3 图按 A4 打印时，字会小到看不清。
3. 元件库与分裂元件：从 Discrete.olb 到 24 脚器件建库
3.1 加入元件库与放置元件：place part 的库路径和缓存
画原理图之前先加元件库。元件库是电路器件的图形集合，也带电气属性。打开原理图页面并让它处于活动状态，走 Place > Part，快捷键是 P。刚建立的工程里 Part 对话框是空的，因为还没挂库。点 Add Library，选库文件，比如画电阻电容电感常用 Discrete.olb，打开后库就加到工程里，工程管理器的 design cache 下面会出现库信息。
对话框里 Part List 显示当前库里有哪些元件，Part 显示当前选中的元件名，右下角给图形预览。选好元件点放置，光标上就挂着符号，点一下放到页面上。放完后 design cache 里会出现这个元件的缓存记录和库来源。后面再放同一个元件，可以直接从缓存或库列表中选，不用每次重新找路径。
| 库文件 | 典型用途 | 注意 |
|---|---|---|
| Discrete.olb | 电阻、电容、电感等分立件 | 先确认符号引脚与封装对应 |
| 自建库 | 项目专用器件 | 单独目录管理，别混在系统库 |
| 缓存中的元件 | 已放置过的器件 | 改库后要同步缓存 |
库路径别随手用桌面或下载目录，工程换机器时容易断链。我一般把项目专用库放在工程目录下的 lib 子目录，系统库只读引用，不改原文件。放元件时先看引脚号和引脚名，别只看图形像不像；图形相同但引脚属性不同的两个符号，在 Capture CIS 里可能对应不同 instance。
3.2 新建元件库与 new part：名称、索引、封装、part per pkg
新建库走 File > New > Library，库会自动加到当前工程里。也有人喜欢单独建一个库文件，单独管理，更清楚。两种都行，关键是项目专用库要跟工程一起归档。选中库文件右键 New Part，弹出元件属性对话框，要填的字段不多，但每个都影响后续网表。
Name 是元件名称，Designator 是位号前缀，比如 U、R、C。Footprint 是封装名称，没有封装库时可以暂时空着，后面再补，但生成网表前必须填。下面的 Multi-Part Package 区域决定这个元件分几部分画：Part per Pkg 填 1 就是单部分，填 8 就是同一封装在原理图里分 8 个逻辑部分。Package Type 对分裂元件有影响，独立元件保持默认即可。
以 24 脚器件为例，引脚不算多，Part per Pkg 填 1 就够。点 OK 后进入器件图形窗口，初始图框很小，先把图框拉大，再用右侧工具栏的小方框画元件实体边界，大小能放下 24 个脚就行。接着加管脚：可以一个一个放，好处是每次都能设属性；也可以走 Place > Pin Array 一次加 24 个，再统一改。我一般先一次加完，然后把一半管脚拖到实体框右边，形成左右两列。
| 字段 | 填法 | 影响 |
|---|---|---|
| Name | 器件名，如某 24 脚器件 | 库中检索和放置时显示 |
| Designator | U/R/C 等前缀 | 位号分配 |
| Footprint | 封装名，可后补 | 网表必须 |
| Part per Pkg | 单部分填 1 | 分裂元件数量 |
| Package Type | 独立元件默认 | homogeneous/heterogeneous |
管脚属性双击修改，名称、编号、线形、类型按器件手册设。编号必须和封装焊盘一一对应，类型至少把电源、地、输入、输出、双向分清楚。全部设完存盘，一个元件就建好了。后面做 BOM 和网表时，位号、封装、引脚号这三样对不上，问题都会回到这一步。
3.3 分裂元件的判定：homogeneous 与 heterogeneous 怎么选
先分清物理封装和逻辑元件。任何芯片、电阻、电容都有物理封装，比如 DIP8、BGA 这类，PCB 上它是一个整体，不能因为原理图分了几部分就在封装上拆开。原理图里放的元件是逻辑表示，重视的是有多少个管脚、每个管脚的输入输出特性、电源还是地、是不是时钟。最终给 PCB 的是网表，网表里管脚编号和互连关系正确就行，图形画成一个还是几个部分，不影响电气本质。
理解了这一点，分裂元件就好懂了。有些芯片几百上千个管脚，全画在一个图里不现实，于是按功能模块拆成多个部分，每个部分单独画。Parts per Pkg 填 8，就是把同一个封装在原理图里用 8 个部分表示，软件知道这 8 个部分属于同一颗芯片。
Homogeneous 指内部包含多个功能完全一致的模块，区别只在管脚名称和编号。比如双运放、多路门电路，拆出来的两部分图形几乎一样。Heterogeneous 指拆分出来的部分功能、管脚数量、电气属性都不同，比如一颗大型 FPGA 或 DSP，电源地一组、通用 IO 一组、串行口一组、外部存储接口一组，这些部分显然不一样。
| 类型 | 适用场景 | 建库要点 | 常见误用 |
|---|---|---|---|
| homogeneous | 多通道运放、多路门电路 | 各部分图形一致，编号区分 | 把不同功能组硬做成同型 |
| heterogeneous | 大型 FPGA、DSP、多接口芯片 | 按功能组拆分，管脚属性分别设 | 电源地管脚散落在各处 |
| 单部分 | 24 脚以内、功能集中器件 | Part per Pkg 填 1 | 强行拆分导致位号混乱 |
选型建议很直接：功能对称、图形可复用的用 homogeneous；功能差异大、需要按模块阅读的用 heterogeneous。电源和地管脚最好集中在一组，或者按电源域分组，后面做 PI/SI 前置检查时好找。分裂元件不是越多越好，拆得太碎，放置和检查都累。
3.4 引脚批量编辑与 package properties：Ctrl+E 和 spreadsheet
管脚多时一个个双击改属性很浪费时间。在元件图形窗口里全选管脚，走 Edit > Properties，或者按 Ctrl+E，会弹出类似表格的 Browse Spreadsheet 窗口。名称、编号、类型、线形这些列可以整列改，改完保存。批量编辑的前提是列结构一致，所以建库时别一半管脚有 Name 列、一半没有，否则表格里会对不齐。
分裂元件在库中双击时默认显示一个部分，走 View > Package 可以看到这个 package 内所有部分。Option > Package Properties 可以编辑该 package 的 footprint、名称、索引符号、分裂元件数量。改 package 属性前先确认当前改的是整个封装还是单个部分，别在部分属性里改封装名，最后网表里出现两个不同封装。
不规则图形元件的画法也归在这里：打开元件库，选中 .olb 文件右键 New Part，弹出属性窗口后，用绘图工具画非标准边界，比如带缺口、异形标识的器件。图形只是逻辑表示，管脚编号和电气属性仍然要按手册来，别为了图形好看把管脚顺序打乱。
| 操作 | 入口 | 用途 |
|---|---|---|
| 批量改管脚 | 全选管脚 > Edit > Properties 或 Ctrl+E | 统一名称、编号、类型 |
| 查看 package 内所有部分 | View > Package | 检查分裂元件完整性 |
| 编辑封装属性 | Option > Package Properties | 改 footprint、分裂数量 |
| 画不规则边界 | 库中 New Part 后绘图工具 | 特殊外形器件 |
注意：改库前先备份，先在单页验证再批量更新；批量表格里改错一列，影响的是整个库。
4. 互连与网表输出：总线、替换更新和 footprint 检查
4.1 建立电气互连：网络标号、跨页连接与总线
放置元件后要建立电气互连。最基础的是 Place > Wire 画连线，把两个引脚接起来。短距离连接用 Wire 够了，跨页或跨功能块时用网络标号 Net Alias 和跨页连接器 Off-Page Connector。网络标号的作用是给网络起名字，同名网络在电气上相连；跨页连接器让不同页面之间的连接关系更清楚。
总线用于多条同类信号的集合，比如数据总线、地址总线。常见命名是 DATA[0..7]，成员是 DATA0 到 DATA7。操作顺序一般是先画总线，再放总线入口 Bus Entry，然后在入口引出的短线上放网络标号。注意总线本身不是电气连接，它只是图形上的集合；真正让成员连起来的是网络标号。只画一根粗总线不标成员名，网表里什么都不会连。
| 对象 | 用途 | 命名示例 | 注意 |
|---|---|---|---|
| Wire | 页内短连接 | 自动生成网络名 | 别和总线混画 |
| Net Alias | 给网络命名 | CLK、RESET | 同名即相连 |
| Off-Page Connector | 跨页连接 | DATA0 | 页面间对应 |
| Bus | 多条信号集合 | DATA[0..7] | 必须配成员标号 |
| Bus Entry | 总线引出线 | 无 | 方向和标号要对 |
连线时保持网格对齐，线不要压在引脚名称上，后面搜索和打印都难受。总线成员命名统一，别一半 DATA0、一半 D0，生成网表时对不上。
4.2 元件替换与更新：design cache 的同步策略
design cache 是设计中的元件缓存。放过的元件会记录库来源和属性，后面替换、更新都跟它有关。要替换元件，选中原理图中的元件右键 Replace Cache，或者选中缓存中的元件做更新。库中改了符号或属性后，原理图不会自动变，因为页面上的 occurrence 还在引用旧缓存。
常见场景是库中改了一个引脚名，原理图里看还是旧名字，生成网表时引脚映射对不上。这时先去 design cache 找到对应元件，执行 Update Cache 或 Replace Cache，让缓存同步到库。批量替换前先备份，先在一页上试，确认位号、封装、引脚号都没问题再推广。替换后检查 occurrence 的属性，别只看 instance 显示。
| 操作 | 入口 | 适用场景 |
|---|---|---|
| Replace Cache | 选中元件右键 | 库中元件整体替换 |
| Update Cache | design cache 中选中 | 库更新后同步 |
| 批量检查属性 | Edit Properties 表格 | 多元件 footprint 核对 |
注意：改库后不更新缓存，原理图看起来没变，网表却可能已经错了；替换前先备份。
4.3 生成 netlist 前的检查：footprint 属性与元件清单
生成网表前先把 footprint 属性补齐。双击元件打开属性，添加 footprint 列并填封装名；多个元件用 Edit Properties 表格批量填。分裂元件的每个部分都要确认 footprint 一致，别出现 U?A 有封装、U?B 空着。电源和地网络的引脚类型也要检查，电源引脚误设成普通输入，后面规则检查会报。
生成网表走 Tools > Create Netlist，选目标格式和输出目录。不同 PCB 工具吃不同格式，按后续流程选，别随便选一个再转。生成元件清单走 Tools > Bill of Materials 或 Report，输出前确认位号不重复、值不缺失、封装列完整。网表报错时先看报错元件位号，再回到原理图查属性，比盲改快。
| 检查项 | 方法 | 出问题后的后果 |
|---|---|---|
| footprint 为空 | 属性表格筛空值 | 网表缺封装 |
| 位号重复 | BOM 或属性表排序 | PCB 放置冲突 |
| 电源地类型 | 管脚属性检查 | 规则检查误报 |
| 单端网络 | 网表或浏览网络 | 连接遗漏 |
| 分裂元件部分 | View > Package | 管脚映射缺失 |
4.4 浏览、搜索与打印：工程元素定位和出图设置
工程元素浏览用工程管理器的 File 和 Hierarchy 标签。File 看文件组织，Hierarchy 看层级和实体关系。要找某个元件、网络或关键字，用搜索功能，限定当前页面或整个工程，结果里直接跳转。页面多的时候，搜索比逐页翻快得多，尤其是查某个网络标号有没有漏放。
打印原理图走 File > Print，先选页面范围，再设打印比例。A3 图按 A4 打要选适配页面，否则右边会被裁掉。黑白打印前确认网络标号、引脚号还能看清；彩色打印时背景颜色别太深，费墨且看不清线。打印前把页面尺寸、题头、网格显示再检查一遍，出图归档时省得重打。
| 操作 | 入口 | 用途 |
|---|---|---|
| 浏览工程 | 工程管理器 File/Hierarchy | 看文件与层级 |
| 搜索元素 | 搜索框/Find | 定位元件、网络 |
| 打印页面 | File > Print | 出图归档 |
| 打印比例 | 打印对话框 | 避免裁切 |
5. 常见问题排查：instance、缓存和网表报错的 5 个现场
5.1 改了库元件但原理图没变：design cache 的“黑匣子”
现象：在库里把某个引脚名从 IN 改成 VIN，保存后回到原理图，页面上还是 IN；生成网表时引脚名对不上，PCB 封装映射报错。更隐蔽的情况是图形看起来变了，但属性没变，直到网表阶段才暴露。
原因：Capture CIS 里页面上的元件是 occurrence，它引用 design cache 中的 instance。直接改库文件不会自动刷新缓存，design cache 还是旧记录。很多人以为保存库就等于全局更新，实际上缓存是独立的一层，这也是它像黑匣子的地方。
解决：先打开 design cache，找到对应元件，右键 Update Cache 或 Replace Cache，让缓存同步到库。更新后检查页面上的 occurrence，双击看引脚名和属性是否已变。批量元件先在单页验证，再推广到整个工程。改库前备份原库和工程，别在唯一副本上直接改。
5.2 分裂元件 U?A/U?B 编号错乱：homogeneous 与 heterogeneous 混用
现象：放置一个多部分元件后，位号出现 U1A、U1B，但两个部分的管脚编号对不上；或者本该属于同一颗芯片的部分被分成了 U1 和 U2，网表里出现两个封装。更麻烦的是 BOM 里同一颗芯片出现两行。
原因：建库时 Parts per Pkg 和 Package Type 设错，或者把 homogeneous 和 heterogeneous 混用。homogeneous 适合功能一致的多个模块，heterogeneous 适合功能不同的功能组；混用后软件对“这些部分是否属于同一封装”的判断会乱。位号分配时没有按 package 统一标注，也会出现 U?A/U?B 对不上。
解决：回库中打开 Option > Package Properties，确认 footprint、分裂数量、package type。统一 package type 后重新放置或重新标注位号。用 View > Package 检查所有部分是否齐全，管脚编号是否连续且不重复。BOM 里同一封装只应出现一行，出现两行就回库查。
5.3 重命名 .dsn 后工程打不开：文件关联与 save as
现象：在 Windows 资源管理器里把 myproject.dsn 改成 myproject_v2.dsn，双击 .opj 工程文件打不开，提示找不到数据库；或者工程管理器里根节点变成灰色。
原因：.opj 工程文件里记录着 .dsn 数据库的文件名和路径，直接在 Windows 里重命名 .dsn 会断开关联。.opj 本身可以在 Windows 里改名，但 .dsn 不行，这是两套文件的区别。
解决：不要用 Windows 重命名 .dsn。要换名字走 File > Save As，在软件里另存，让工程文件和数据库保持关联。已经断链的，把 .dsn 名字改回去，或者新建工程重新挂接。重要工程改名前先复制一份备份，别在唯一副本上试。
5.4 生成网表报 footprint 缺失：属性没落到 occurrence
现象：Create Netlist 时报某元件没有 footprint，或者封装名非法；打开原理图双击元件，属性里明明有封装名，但网表就是不认。
原因：只改了 instance 的属性，没有落到 occurrence；或者批量编辑时只改了缓存中的元件，页面上的个体没同步。分裂元件各部分属性不一致时，也容易只补了其中一部分。
解决：选中页面上的元件，用 Edit Properties 打开表格，确认 occurrence 的 footprint 列有值。批量筛空值，逐个补。分裂元件用 View > Package 检查每个部分。补完后重新生成网表，再看报错位号是否消失。别只改 design cache，页面个体才是网表取属性的地方。
5.5 页面拖拽后未保存导致数据丢失：跨工程复制后的保存顺序
现象：从一个工程把页面拖到另一个工程，界面上看已经过去了，关闭软件再打开，目标工程里没有这页，或者源工程里也没有了。
原因：拖拽操作后没有立即保存；跨工程移动时源工程和目标工程只保存了一边；页面还处于打开状态就做剪切或删除。删除不可恢复，移动又涉及两个数据库，保存顺序一乱就丢数据。
解决：移动或复制后先保存目标工程，再回源工程保存，然后分别打开页面确认。跨工程操作尽量用 Copy 再 Paste，确认目标工程有内容后再删源页面。重要工程操作前先备份整个目录。记住一条：拖完就保存，别等关软件时再点。
6. 进阶收口：把 PI/SI 关注点前置到建库清单
6.1 把 PI/SI 关注点前置到建库阶段
很多人把 PI/SI 留到 PCB 阶段才看，结果原理图里的电源地管脚分组、去耦网络命名、关键网络分类都没准备好，后面分析工具读进来先要人工整理。更稳的做法是在建库和画原理图时就把这些信息埋进去：电源和地管脚按电源域分组，去耦电容网络名带清晰的电源标识，关键高速网络用统一前缀，总线成员命名保持可读。这样生成网表后，PI/SI 分析模块读到的网络关系是干净的，少一层人工映射。
OrCAD 套件里的 PI/SI 分析模块对网络名和电源属性敏感，命名混乱时先报一堆识别问题，真正要看的阻抗和回流路径反而被淹没。我的习惯是建库时就把电源、地、时钟、差分对分开归类，分裂元件按功能组拆，别把电源管脚散落在各个部分里。
6.2 一份 7 项建库自检表
| 检查项 | 合格标准 | 出问题后的动作 |
|---|---|---|
| 位号与封装 | 一位号一封装，BOM 不重复 | 回库改 Designator/Footprint |
| 电源地分组 | 按电源域集中，类型正确 | 调整 Parts per Pkg |
| 分裂元件类型 | homogeneous/heterogeneous 不混用 | 改 Package Type 后重放 |
| 关键网络命名 | 前缀统一，成员可读 | 批量改 Net Alias |
| 总线成员 | DATA[0..7] 对应 DATA0..DATA7 | 补 Bus Entry 和标号 |
| footprint 完整性 | 无空值，分裂部分一致 | 属性表格筛空补齐 |
| 页面与打印 | A4/A3 已定，打印不裁切 | 改 Design Template 后重出图 |
我现在的习惯是建完库先不急着铺满原理图，先拿一个最小页面把放置、替换、网表生成跑通，再批量复制。从那以后我每次开新工程都强制走一遍这份清单，少返工。希望帮到你。
本文还有配套的精品资源，点击获取
