简介：面向电子设计竞赛选手与电源方向学习者的2011年全国大赛A题“开关电源模块并联供电系统”论文文档，系统梳理直流均流源的设计思路与实现方法，可服务于赛题复盘、方案论证和并联供电技术入门。文档以MSP430单片机为控制器、LM2576为电源芯片，围绕独立键盘调压、双模块自动均流、过流保护与自动恢复展开，并比较主从法、平均电流法、热应力法与最大电流均流法的取舍，还给出输出电压UO=8.0±0.4V、IO按1:1与1:2分配等指标测试思路。压缩包共1个docx文件，约617KB，篇幅集中、便于检索关键电路与程序要点。目前已有804人学习，适合需要参考完整赛题论文结构、均流方案论证和调试指标的中高级竞赛选手与电源设计初学者。

1. 均流不是「两个电源各降一半」：并联供电真正的难点在哪

把两个标称 8V/2A 的开关电源模块直接并在同一条母线上，输出电流并不一定均分成各 2A。真实情况常是一个模块承担 3.2A，另一个只输出 0.2A；再偏一点就变成倒灌。开关电源的输出阻抗在毫欧级，两路设定电压只差 20mV，除以 20mΩ 等效内阻就是 1A 的电流差。因此，在并联供电中，首先需要解决的是「谁决定电压、谁决定电流」的分配问题，而不是电源功率是否足够，这个分配问题就叫均流。2011 年电子设计竞赛 A 题把它压缩成一组可测指标：两路模块并联，输出恒定在 8.0±0.4V，总电流 1.0A 和 1.5A 时分别按 1:1、1:2 自动分配，单模块相对误差 5% 以内；发挥部分收紧到 2%，还要在 1.5~3.5A 总电流范围内任意指定 0.5~2.0 的比例，再加 4.5A 短路保护与自动恢复。搞懂这套机制，等于搞懂所有并联电源的共性。

2. 四条均流路线的取舍：为什么最大电流法在双模块系统里赢了

并联均流的方案不止一种，但它们的差别不在「精度谁高」，而在把控制权交给谁、出了故障谁来兜底。理解这一点，比记住四个名字重要得多。

2.1 主从法、平均电流法、热应力法各自的失效模式

主从法最直观：指定一个模块做电压源，把母线钉在 8V；另一个做电流源，输出电流由设定值决定。精度高、比例可控，但有两个隐藏前提。第一，从模块的输出电压设定必须高于母线电压，否则误差放大器推不出电流——电流源本质上是「比母线高一点点」的电压源，这个裕量没了，DA 打满也没用。第二，主模块一旦失效，整个系统立刻崩溃，零冗余。

平均电流法在模块之间拉一条公共均流母线 CSB，母线上的电压等于各模块代表电流的采样电压的平均值，每个模块拿自己的采样值和平均值比较，误差放大后微调输出。它能做到很高的均流精度，但结构上有个致命点：CSB 是单点。母线短路，或者挂在母线上的任一模块不工作把母线拉低，所有模块都会认为「我输出太大了」，一起下调输出电压，最终可能全部掉到下限，系统整体失效。故障被结构放大了，而不是被隔离。

热应力法按温度分配，温度高的模块少出力。它在多模块机架里有用，因为温度确实反映了散热条件和老化的差异。但温度是热惯性量，响应时间在秒级，而负载跳变在毫秒级；更麻烦的是温度高不等于电流能力弱，可能只是风道差。用它做闭环，等于用一个慢变量去控制一个快变量。

2.2 最大电流法的 CSB 母线与「二极管或门」机制

最大电流法的精妙之处在于，它用几个无源器件实现了「自动选主」。每个模块把自己代表输出电流的电压 Ui 通过一只二极管接到公共母线 CSB，母线上挂一只上拉电阻。二极管的单向性保证只有电压最高的那一路能把母线「顶」起来，于是 Ub ≈ max(Ui) − Vf，Vf 是二极管正向压降。输出电流最大的模块自动成为主模块，它自己因为 Ui 比 Ub 高出一个 Vf，误差放大器几乎不动作，天然处于「我说了算」的状态；其余模块发现自己的 Ui 低于 Ub，就抬高输出电压去追，直到电流跟上。

这个结构的价值不在精度，在故障行为：主模块掉线，母线电压瞬间由次高的那一路接管，不需要任何切换逻辑、不需要通信、不需要 MCU 参与，切换时间是微秒级。这是模拟电路里少见的「优雅」。代价是那个 Vf——它让最弱的模块永远差一点追不上，形成固定的分配偏差；Vf 还随温度和电流变化，几毫伏的漂移在小电流段就是几个百分点的误差。所以模拟最大电流法通常要配一只「主模块检测」电路，把主模块的误差放大器强制拉偏，让它主动承担这部分偏差。

数字实现把这套逻辑搬进了 MCU：ADC 采两路电流，做最大值比较，让小的那一路去追大的，同时守住总电流。二极管的 Vf 没了，比例可以任意指定，代价是引入了采样误差、离散化误差，以及一个模拟电路根本没有的问题——控制周期带来的相位滞后。

2.3 双模块特例：1:1 与 1:2 让问题退化成一个可算的分配题

题目要求的是两路模块，而且比例是给定的 1:1、1:2，发挥部分才要求 0.5~2.0 内任意指定。这意味着「自动选主」在这套系统里更多是一种冗余保障，而不是运行时的必需逻辑——因为比例一确定，谁该出多少电流就是已知的。1:2 时，出力大的那一路本来就是最大值，选主结果和指定结果一致。

真正的难点从「选谁做主」变成了「怎么让实际电流落在目标值上」。设两模块空载设定电压为 U1、U2，等效输出阻抗为 Ro1、Ro2，并联点电压为 Ubus，负载为 R，则

I1 = (U1 − Ubus) / Ro1，I2 = (U2 − Ubus) / Ro2，I1 + I2 = Ubus / R

把 Ubus 消掉就能看出，分配比例几乎完全由 (U1 − U2) 和 (Ro1, Ro2) 的比值决定。8V 输出、20mΩ 内阻的场合，1% 的设定差就是 80mV，对应 4A 的电流倾斜——远超额定。所以开环绝对不行，必须闭环；而闭环一旦建立，分配精度就不再取决于器件匹配，而取决于采样精度和控制算法的稳态误差。这就是为什么这套方案里最贵的部分不是电源芯片，是那颗 24 位 ADC 和它的基准。

3. 从分流电阻到反馈脚：一条模拟链路上的每个误差源

数字均流听起来是软件问题，实际上限制度的是模拟前端。2% 的相对误差看上去很宽松，但把这条链路拆开，每一段都在吃预算。

3.1 高边电流检测：为什么分路压降被限制在 50mV~100mV

分流电阻放在电源正端叫高边检测，好处是不破坏地参考、能检测对地短路；坏处是共模电压接近输出母线电压，普通运放搭差分放大器必须靠精密电阻匹配来保证共模抑制比，电阻差 0.1%，共模 8V 就会引入 8mV 的等效输入误差，直接把小电流段淹掉。所以这里用的是专用的电流检测放大器（如 INA270），内部薄膜电阻经过修调，共模范围覆盖 −16V 到 +80V，高共模下测小压降这件事才成立。

分路压降取 50mV 到 100mV 是个折中。取小了，放大器自身的失调电压（几百微伏量级）占比上升，50mV 满量程下 500µV 失调就是 1% 的固定误差；取大了，功耗和压降损失上去了——2A 电流下 100mV 意味着 0.2W 损耗，对十几瓦的输出是百分之一二的效率代价，而题目对效率有硬指标。50mV × 2A = 0.1W，通常是可以接受的甜点。这也解释了为什么这一段的校准必须做：失调是加性误差，在 0.5A 的小电流段占比最大，恰恰是 2% 指标最难满足的区间。

3.2 LM2576 的 1.23V 反馈节点与输出电压方程

LM2576 是异步降压型开关稳压器，内部有 52kHz 固定频率振荡器和 1.23V 带隙基准，第 4 脚是反馈端。它的控制目标是让反馈脚电压稳定在 1.23V，且反馈脚输入电流近似为零（误差放大器输入阻抗极高）。所以外部分压网络决定输出：

Vout = 1.23 × (1 + R_UP / R_DN)

R_UP 接在 Vout 与反馈脚之间，R_DN 接在反馈脚与地之间。要出 8.0V，取 R_DN = 1kΩ、R_UP = 5.5kΩ，1.23 × 6.5 = 7.995V。这个节点是整个系统唯一能「拧」的地方——所有数字控制，最终都要变成对这只引脚电压的扰动。

3.3 用 DAC 注入反馈节点：数字量怎么变成电压微调

直接在反馈节点上并一只数字电位器是最土的做法，分辨率差、温度漂移大。更常见的是注入电流法：用一只电阻 R_INJ 把 DAC 的输出接到反馈脚，往节点里灌电流或者抽电流，等效改变分压比。节点电流方程为

(Vout − 1.23) / R_UP + I_inj = 1.23 / R_DN，其中 I_inj = (V_dac − 1.23) / R_INJ

整理得 Vout = 1.23 + R_UP × (1.23 / R_DN − I_inj)。注意符号：往反馈节点灌正电流，相当于让芯片「以为」输出偏高，它会降低占空比，Vout 下降。方向搞反是这类电路最常见的翻车点，调试时表现为「越调越远」。

DAC 选的是 12 位乘法型、电流输出结构（DAC7811 这一类），输出电流需要外部运放做 I-V 转换，反馈电阻引脚可以接到运放输出构成负增益，输出为 −Vref × D/4096。因为要输出负电压，板上还得有一路负电源，用电荷泵从 +5V 反出 −5V 给运放和 DAC 供电。这是单电源系统里做双极性控制的标配。

下面这段是把目标电压换算成 DAC 码值的实现，放在校准和设定环节用：

/* 目标母线电压 -> DAC7811 码值 * 依据: Vout = 1.23 + R_UP * (1.23 / R_DN - I_inj) * I_inj = (V_dac - 1.23) / R_INJ * 所有电压单位 mV, 电阻单位 ohm, 电流单位 uA */ #define V_REF_MV 1230L #define R_UP_OHM 5500L #define R_DN_OHM 1000L #define R_INJ_KOHM 20L #define DAC_VREF_MV 2500L #define DAC_FULL 4096L static uint16_t vout_to_dac_code(int32_t vout_mv) { int32_t need_ua, vdac_mv, code; /* 1) 反解需要的注入电流: 基准支路电流 - 分压支路电流 */ need_ua = (V_REF_MV * 1000L / R_DN_OHM) / 1000L - (vout_mv - V_REF_MV) * 1000L / R_UP_OHM; /* 2) 注入电流 -> DAC 输出电压, I(uA) * R(kohm) = mV */ vdac_mv = V_REF_MV + need_ua * R_INJ_KOHM / 1000L; /* 3) 电压 -> 码值, 越界钳位, 防止反解出负数把 DAC 打到 0 */ if (vdac_mv < 0) vdac_mv = 0; if (vdac_mv > DAC_VREF_MV) vdac_mv = DAC_VREF_MV; code = vdac_mv * DAC_FULL / DAC_VREF_MV; if (code > DAC_FULL - 1) code = DAC_FULL - 1; return (uint16_t)code; }

参数含义与调节手感：R_INJ 取 20kΩ 时，DAC 满摆幅 0~2.5V 只对应约 ±90µA 的注入电流，折算到输出端是 ±0.35V 的调节范围，正好覆盖 8.0±0.4V 还要留点余量。分辨率方面，12 位在 2.5V 上是 0.61mV/码，乘 R_UP、除 R_INJ 后约 0.17mV/码；再除以 20mΩ 并联内阻，对应约 8mA 的电流步进，相对 2A 满量程是 0.4%，在 2% 的预算里留出了足够空间。如果嫌调节范围太窄，就把 R_INJ 减小；但减到 10kΩ 以下，DAC 的噪声和运放的失调会被放大进反馈环路，输出电压纹波反而变差，这是典型的「范围换精度」取舍。

3.4 ADS1232 与基准源：24 位 ADC 的有效位数去哪了

电流采样用的是 24 位 ΔΣ 型 ADC（ADS1232 这一类），带片内可编程增益放大器、两路差分输入、SPI 接口。选它而不是单片机片内 12 位 ADC12，是因为 12 位在 4A 满量程上分辨率是 1mA 左右，看着够用，但 SAR 型 ADC 的实际有效位数受噪声和参考源限制，通常只有 10 位上下，而且没有 PGA，小信号要额外放大。24 位 ΔΣ 在低速档（10SPS 量级）能拿到 20 位以上的有效分辨率，小电流段的相对误差才压得住。

但要清醒：24 位是分辨率，不是精度。有效位数由输出速率和 PGA 增益共同决定，速率越高、增益越大，噪声带宽越宽，有效位越低。真正限制精度的是三件事——基准源的初始精度和温漂、分流电阻的容差和温度系数、电流检测放大器的失调与增益误差。这三项加起来，轻易就能吃掉 2%。所以系统里那颗外部基准（MC1403 这类 2.5V 带隙基准）不是可有可无的装饰：ADC 的码值本质上是「输入电压 / 参考电压」的比值，参考一漂，所有的电流读数一起漂，而且两路同向漂移，均流环看不出异常，绝对精度却已经出去了。

顺带说一个容易忽略的细节：这款单片机片内确实有 12 位 ADC，但并没有真正的 DAC 模块，所以板上必须外挂 DAC7811；同理，为了双极性输出，还要有负压产生电路。方案里那几颗外围芯片不是堆料，每一颗都对应一个无解的需求。

4. 控制环怎么写：双环结构、增量式调节与 ON/OFF 保护

硬件的误差预算是静态的，软件要解决的是动态问题和解耦问题。两路模块同时闭环，最容易出现的不是精度不够，而是两个环互相打架。

4.1 外环定总压、内环定比例的分层

直接给两路各写一个「目标电流 → 调 DA」的 PI 环，看似对称，实际上强耦合：负载一变，两路都检测到自己电流偏离目标，同时上调输出电压，母线电压被顶高，电流又一起冲过头，然后一起回调，形成低频振荡，电流表上看到的是两路读数此消彼长地摇摆。

正确的做法是做一次坐标变换，把「两路电流」这组变量换成「共模 + 差模」：共模量决定母线电压和总电流，差模量决定分配比例。调共模，两路同向变化，总电流变、比例基本不变；调差模，一路升一路降，总量近似不变、比例变。两个环作用于两个近似正交的方向，耦合被大幅削弱。

这个思路和模拟最大电流法的结构其实同构：CSB 母线电压对应共模量（大家共同的基准），每个模块与母线的差值对应差模量。模拟电路用二极管或门实现了它，数字实现用一次加减法实现了它。

4.2 增量式调节与误差预算：2% 是怎么被算出来的

用位置式 PI 要处理积分饱和和输出限幅，增量式更省事：每周期只算增量，累加到当前码值上，天然带记忆，限幅也简单。控制周期取 20ms 左右，比 52kHz 的开关频率慢三个数量级，但比负载变化的手动调节快得多，对这道题足够。

/* 双模块均流主控: 每 20ms 执行一次 * common 控制总电流, diff 控制分配比例, 二者近似解耦 */ #define I_LIMIT_MA 4500 /* 过流阈值, 对应题目 4.5A */ #define I_TOTAL_TARGET 3000 /* 总电流目标, 单位 mA */ #define RATIO_NUM 1 /* I1:I2 = 1:2 时 NUM=1, DEN=2 */ #define RATIO_DEN 2 #define KP_C 3 /* 共模比例系数, 单位 码/mA */ #define KI_C 1 /* 共模积分系数 */ #define KP_D 5 /* 差模比例系数, 收敛更快 */ #define KI_D 2 static int32_t d_common = 2048, d_diff = 0; /* 两路 DA 码值的中心与偏移 */ static int32_t e_total_prev = 0, e_ratio_prev = 0; void current_share_tick(int32_t i1_ma, int32_t i2_ma) { int32_t i_total = i1_ma + i2_ma; int32_t target1 = (int32_t)I_TOTAL_TARGET * RATIO_NUM / (RATIO_NUM + RATIO_DEN); int32_t e_total = I_TOTAL_TARGET - i_total; /* 共模误差 */ int32_t e_ratio = target1 - i1_ma; /* 差模误差, 只看一路即可 */ /* 增量式 PI: 只累加变化量, 天然抗积分饱和 */ d_common += KP_C * (e_total - e_total_prev) + KI_C * e_total; d_diff += KP_D * (e_ratio - e_ratio_prev) + KI_D * e_ratio; e_total_prev = e_total; e_ratio_prev = e_ratio; /* 码值钳位: 差模偏移不允许超过共模中心, 否则某一路会被打到 0 */ if (d_diff > d_common) d_diff = d_common; if (d_diff < -d_common) d_diff = -d_common; if (d_common > 3800) d_common = 3800; if (d_common < 300) d_common = 300; dac_set(CH1, (uint16_t)(d_common - d_diff)); dac_set(CH2, (uint16_t)(d_common + d_diff)); }

代码里的关键点值得逐个说。e_ratio只取一路的误差而不是两路之差，是因为总电流目标已经由共模环锁定，只要 I1 到位，I2 自然到位，两路都算反而会让差模环的增益翻倍、更容易振荡。系数 Kp、Ki 的单位是「码/mA」，也就是每毫安误差推动多少个 DAC 码，实际整定时从 1 开始往上加，加到电流读数开始周期性摆动就退回去一半。d_diff的钳位非常关键：差模偏移一旦超过共模中心，减的那一路码值变负，会被截断成 0，输出直接掉到最低电压，另一路瞬间承担全部负载，然后过流保护动作——现场表现就是「一设 1:2 就重启」。

误差预算可以粗算一遍：分流电阻 1%、电流检测放大器增益误差 1%、ADC 与基准合计 0.5%，按均方根合成约 1.5%；控制环的稳态误差靠积分项压到接近零，主要剩下 DA 的量化步进 0.4%。加起来在 2% 以内，但没有任何一项可以省——这也是为什么校准环节不能跳。

4.3 过流保护走 ON/OFF 脚：4.5A 阈值与自动恢复的状态机

题目要求保护阈值 4.5A（允许 ±0.2A 偏差），并且要能自动恢复。最省事的做法是用单片机拉 LM2576 的第 5 脚 ON/OFF——这只引脚高于约 1.23V 时关断，低于 0.6V 左右时开启，输入电流很小，普通 GPIO 加个限流电阻就能驱动。比起在输出串 MOS 管切断，这个做法不引入额外的导通损耗，效率上更划算；代价是关断后芯片内部还剩电荷，母线电压是缓慢泄放的，不是硬切断。

状态机要有四个状态：运行、触发、等待、软启动。触发条件不能是「采样值 > 4.5A」，因为开关瞬间的电流尖峰会误触发，常见做法是连续 N 次采样都超阈值才认定过流，N 取 3~5，配合 20ms 的控制周期就是 60~100ms 的确认时间。等待阶段延时 100ms 左右，让输出电容放完电、负载侧短路点如果还在就保持关断。软启动阶段最容易被忽略：恢复时不能直接把 DA 码值弹回原值，否则母线电压一步到位，冲击电流又会顶到阈值，系统陷入「打嗝」循环，示波器上看到的是一串等间隔的窄脉冲，平均功率可能把管子烤了。正确做法是让d_common从低位开始，每个周期加一个固定步长爬回去。

过流保护和均流环必须共用同一份采样数据，但优先级不同：保护判断放在控制环之前，一旦触发就把两个 DA 都复位，避免控制环在关断期间继续积分，累积出一个巨大的码值，恢复瞬间直接满占空比输出。

5. 排查：均流做不出来时，先怀疑这几处

调试阶段的绝大多数「玄学」，最后都能落到某一条具体的物理原因上。下面几条是这类系统里出现频率最高的。

5.1 静态偏差：零点、增益与地线

现象：空载或轻载时两路电流读数差出一大截，1:1 模式下误差超过 5%；加载后误差反而变小。

原因有两层。第一层是加性误差：电流检测放大器的失调电压、ADC 的零点偏移，在 0.5A 这种小信号段占比最大，2A 时被信号本身稀释掉，所以表现出「轻载差、重载好」。第二层是地线共阻抗：两路的分流电阻和采样电路如果共用一段地线，负载电流在这段线上产生的压降会被叠加进采样通道，而且这个压降随总电流变化，看起来像增益误差，实际是接地点选错了。

解决：上电先做一次零点自校准——关断输出、等母线泄放完，读两路 ADC 的原始码值存为 offset，后续所有采样减去它；分流电阻用四线开尔文接法，采样地从分流电阻的电压端单独引出，两路采样地各自回到 ADC 的模拟地，最后单点接到功率地。做完这两步，轻载误差通常能从 5% 掉到 1% 以内。

5.2 动态失稳：一加闭环就振荡

现象：闭环一投运，电流表读数就以一两赫兹的频率来回摆，幅度能到 ±200mA；把 PI 系数调小能压住，但一加载又冒出来。

原因：控制周期、ADC 转换时间和 DA 输出的 RC 滤波共同构成了环路延迟，相位裕度被吃掉；更隐蔽的是两路环的耦合——没有做共模/差模分离时，两个环本质上是同一个回路的两份拷贝，增益叠加。另外，如果 ADC 的采样时刻和开关管的开通瞬间撞上，采到的是纹波峰值而不是平均值，误差信号里混进了 52kHz 的纹波，PI 环会把纹波当成真实误差去追。

解决：先确认 ADC 的输出速率和控制周期匹配，采样点对齐到开关周期的固定相位（用同一个定时器触发）；DA 输出后的 RC 滤波截止频率要远高于环路带宽，否则等于给环路加了一级滞后；最后检查是否真的做了共模/差模分离，如果两路 PI 各自独立，先改成解耦结构再谈调参。

5.3 保护误动作：不到 4.5A 就关断，或者关了不恢复

现象一：总电流刚过 3.5A 就掉电，示波器抓到的母线电流峰值确实到了 4.6A。原因是采样的是瞬时值而不是平均值，负载跳变或均流环调节过程中的过冲被当成稳态过流。解决是加确认计数，连续 N 次超阈值才动作，同时把 ADC 的采样率提到控制周期的若干倍做滑动平均。

现象二：保护后彻底不恢复，必须断电重启。原因是关断期间 DA 码值没有被复位，控制环还在积分，恢复瞬间输出直接顶到上限，再次过流，如此循环；或者 ON/OFF 脚的驱动电平不够——3.3V 的 GPIO 经限流电阻分压后落到 1.0V 以下，芯片认为还是「开」。解决是把 DA 复位和状态机绑在一起，软启动从小码值爬升，ON/OFF 用开漏输出加一只上拉到 5V。

现象三：两路都关了，但母线电压慢慢爬回来，负载上还有残余输出。这是 LM2576 关断后内部续流路径和输出电容造成的，属于正常现象，判断保护是否生效要看开关波形有没有停，而不是看母线电压归零。

6. 设计取舍：效率、精度与冗余之间没有免费的选择

这套系统跑通之后回头看，几个关键选择都不是「最优解」，而是「在题目约束下的可接受解」，理解这一点比记住电路图有用。

效率上，异步降压在 23.7V 降到 8V、占空比约三分之一这种工况下，续流二极管的导通损耗是硬伤。实测 10Ω 负载时约 87%、3Ω 重载时 85%，看起来达标，但题目只要求 60%，余量大得离谱——这说明当年的设计重点根本不在效率，而在均流精度和保护的可靠性。若真要提效率，同步整流是唯一出路，但会引入上下管直通的死区控制和额外的驱动电路，对四天三夜的赛程不现实。

精度上，模拟最大电流法的误差来自二极管压降，数字均流的误差来自采样链，两者的量级其实差不多。真正的差别在于：模拟方案的误差是「结构性」的，做完板子就定死了，只能靠挑选器件和加补偿电路去磨；数字方案的误差是「可校准」的，上电自校准能消掉加性误差，软件里还能做分段线性补偿。对于要在短时间内把 2% 指标做出来的场合，可校准性比理论精度更有价值。

还有一个不太显眼但很要命的取舍：过流阈值定在 4.5A，而系统额定总电流是 4.0A，两者只差 12.5%。这意味着保护的余量极小，任何一点采样偏差或者动态过冲都会让保护误动；但如果把阈值抬高到 5A 以上，短路时的电流应力又会超出器件能力。这个窗口是题目给的，只能靠提高采样精度和加确认延时去挤，没有别的办法。

从那以后我每次做带保护的电源，都强制走一遍「零点校准 → 小电流段验证 → 满载验证 → 短路打嗝波形」这四步，哪怕时间再紧也不敢跳。因为所有翻车都发生在小电流段和恢复瞬间这两个地方，而它们恰恰是最容易被「看着差不多」糊弄过去的。希望帮到你。

本文还有配套的精品资源，点击获取