简介：《计算机体系结构：量化分析（第六版）》课后答案PDF面向学习计算机体系结构、硬件设计与系统性能分析的学生及自学者，用于核对第一章习题结果、梳理案例计算思路。压缩包仅含1个PDF文件，大小约3.73MB，内容以英文习题解答为主，按案例与题号组织，便于对照原书章节查找。已有3609人学习。答案覆盖芯片制造成本与良品率计算，包括Phoenix与Red Dragon的每片晶圆芯片数、良品率及利润比较，多核芯片不同缺陷组合下的良品率与销售建议，芯片面积和成本关系，以及电压频率变化对能耗与功率的影响、单核与多核运行功耗估算、Amdahl定律与加速比、通用处理器与GPU/TPU的性能和功耗对比等。解答给出公式、数值推导和结论，适合课程复习、作业核对及理解体系结构量化分析方法时参考。

1. 开篇：计算机体系结构量化分析的四类送分题

翻开《计算机体系结构量化分析》第六版课后答案，最先要抓的不是答案本身，而是四类计算题：芯片成本与良品率、功耗与能量、固定负载加速定律、缓存与 DRAM 时序。课程考核和面试追问都爱在这四类题里设“参数陷阱”，因为公式短、代入快，最能看出你是不是真的理解单位、比例和商业含义。拿分套路很固定：先圈参数和单位，再写模型公式，代入后保留中间值，最后用一句话解释结果——利润为什么这样分配、功耗为什么降、缓存为什么直接映射反而快。这套笔记适合正在刷课后题、准备体系结构面试或课程大作业答辩的人，重点不是背一串数字，而是把题号背后的模型练成条件反射。

2. 考点分布：芯片成本、良品率与多核良率的三个必考模型

芯片成本题看着像算术，实际考的是一条链：芯片面积决定每片晶圆能切多少颗，缺陷密度决定良品率，良品率和单价再决定每片晶圆的利润，最后受需求上限约束做产能分配。面试官最想听的不是“我算出来 724”，而是你知道 724 是怎么被边缘损耗扣掉的、为什么小芯片单价低却可能更赚钱、为什么多核芯片只卖高良率版本。这一章把题 1.1 到 1.3 拆成三个模型，每个模型都给一套能直接套用的答题顺序。

2.1 每片晶圆芯片数：从直径到 dpw 的公式与参数

题 1.1a 给的是 45 单位晶圆直径，Phoenix 芯片面积 2，Red Dragon 芯片面积 1.2。每片晶圆芯片数常用 dpw 估算：

dpw = π × (d/2)² / S - π × d / sqrt(2S)

第一项是整片晶圆面积除以单芯片面积，第二项扣掉圆形边缘切不出完整芯片的损耗。Phoenix 代入后是 795 - 70.7 ≈ 724.5，按“完整芯片”向下取整为 724；Red Dragon 是 1325 - 91.25 ≈ 1234。答题时先把 d 和 S 写清楚，再写两项各代表什么，最后取整。面试追问“晶圆直径变大，dpw 怎么变”时，答“第一项随直径平方增长，第二项随直径线性增长，净效果是直径越大，边缘损耗占比越小，每片晶圆产出上升”。

提示：面积 S 和直径 d 必须用同一套长度单位；题里没写 cm 时，不要在答案里硬加 cm，写“单位面积”即可。

题 1.1a 的答案不是重点，重点是你能不能解释“为什么 Phoenix 面积是 Red Dragon 的约 1.67 倍，dpw 却只有 724 对 1234”。面积翻倍，第一项近似减半；边缘项也变大，所以小芯片在同样晶圆上天然占便宜。这个结论在后面利润分配题里会反复用到。

2.2 良品率模型：缺陷率、芯片面积与指数 14

题 1.1a 的良品率用：

Yield = 1 / (1 + 缺陷密度 × 芯片面积)^14

题中缺陷密度给 0.04，Phoenix 面积 2，代入得 1/(1+0.08)^14 ≈ 0.34；Red Dragon 面积 1.2，代入得 1/(1+0.048)^14 ≈ 0.519。这里最容易翻车的是把 0.04 当成 4% 直接乘，或者把指数 14 写成 1/14。答题顺序是：先写缺陷密度和面积单位匹配，再写指数照题面，最后保留三位小数参与利润计算，不要在中途四舍五入太狠。

题 1.1b 继续算利润：Phoenix 每片晶圆利润 724 × 0.34 × 30 ≈ 7384.80；Red Dragon 是 1234 × 0.519 × 15 ≈ 9601.71。面试官常追问“Red Dragon 单价只有一半，为什么每片晶圆利润反而高”。答案要落到两点：dpw 高、良品率高。单价不是唯一变量，芯片面积同时影响产出和良品率，小芯片在这条链上有双重优势。

这张表建议默写一遍。考试时先把表头画出来，再填数，比直接堆算式更不容易漏乘单价。

2.3 利润与产能分配：为什么最优解不是全做高单价

题 1.1c 给的需求是 Phoenix 25000 颗、Red Dragon 50000 颗。每片晶圆产出分别按 724 和 1234 算，需要 25000/724 ≈ 34.5 片 Phoenix 晶圆，50000/1234 ≈ 40.5 片 Red Dragon 晶圆。题目给的晶圆预算取整后，最优 split 是 40 片 Red Dragon 加 30 片 Phoenix。为什么不是全做每片利润更高的 Red Dragon？因为 Red Dragon 的需求上限只有 50000 颗，40 片左右就覆盖了；剩下的晶圆拿去做 Phoenix，才能把预算用满。

这类题的答题模板是：先算“每片晶圆利润”，再算“每颗芯片利润”，最后看“需求上限”。如果需求无上限，就按每片晶圆利润排序；如果需求有上限，就先满足单位晶圆利润高的产品，剩余产能再分配给次高产品。面试追问“如果晶圆预算变成 80 片”时，答“先算 Red Dragon 满足 50000 颗需要约 40.5 片，剩余约 39.5 片做 Phoenix，仍受 Phoenix 需求约束时再调”。不要一上来写“全部做利润高的”，那是最常见的丢分点。

题 1.3c 还考了芯片大小与成本关系：$30 晶圆成本加 1.73 × $25 多晶硅成本，得到 $73.25。这里的 1.73 来自题中 57/33 的产出折算，表示每颗 Phoenix8 对应的 Phoenix4 产出比。答题时把“晶圆成本”和“多晶硅成本”分开写，再解释“芯片面积越小，同样晶圆能切更多颗，单颗分摊的晶圆成本越低，但封装、测试、多晶硅等按颗计的成本不会同比例下降”。

2.4 多核缺陷率：二项分布与“只卖 Phoenix4”的判断

题 1.3a 先算单核无缺陷良品率：1/(1+0.04×0.25)^14 ≈ 0.87。然后把一颗芯片上的 8 个核心看成 8 次独立试验，N 个核心无缺陷的概率是：

P(N) = C(8,N) × 0.87^N × (1-0.87)^(8-N)

Phoenix4 要求至少 4 个核心无缺陷，把 N≥4 的尾部概率累加，题中取整后约 0.57；Phoenix2 对应低概率尾部约 0.0011；Phoenix1 约 0.000004。结论是只有 Phoenix4 值得卖，另外两个良率太低，卖出去反而把测试和封装成本压不回来。答题时先写“单核良品率”，再写“二项分布”，最后写“商业判断”，三步缺一不可。

注意：题目说“至少 4 个无缺陷”时，不要只算恰好 4 个；说“恰好 N 个”时才只取一项。尾部概率和单点概率是易错分水岭。

面试官最想听的是“多核良率不是单核良率的简单相乘，而是组合数加权的二项分布”。如果被追问“为什么核越多良率越低”，答“无缺陷核心数要达到阈值，阈值越高，尾部概率越小；同时组合数在小 N 和大 N 两端较小，中间概率最大”。这题练熟，后面功耗和多核题里的“部分核心空闲”就不会混。

3. 高频计算：功耗、能量与固定负载加速定律的答题模板

功耗题的高频翻车点不是公式难，而是把“能量”和“功率”混着写。能量看的是完成一次任务总共耗多少，功率看的是某一时刻的消耗速率；电压缩放影响平方项，频率缩放影响一次项，时间占比再决定系统平均功耗。固定负载加速定律则先看不可并行比例，再算加速比，最后才讨论多核频率电压缩放带来的能量收益。这一章按题 1.4 到 1.6 的顺序，把模板拆开。

3.1 电压频率缩放：能量和功率分别怎么变

题 1.4 的核心关系是：

能量 ∝ 电容 × 电压² 功率 ∝ 电容 × 电压² × 频率

题 1.4a 给的是频率降到 1/8 的极端情形，能量随频率线性降为 1/8，功率按题面口径处理。题 1.4b 是电压和频率都降，答题时先写能量比 (Vnew/Vold)²，再写功率比 = 能量比 × (fnew/fold)。如果电压和频率都降到 1/8，能量比是 1/64≈0.0156，功率比是 1/512≈0.00195。题面里出现 0.156 这类数值时，先检查小数点，不要直接把 0.0156 抄成 0.156。

题 1.4c 电压降到 0.5，能量比是 0.25；频率再降到 1/8，功率比是 0.25×1/8≈0.0313。答题模板是“先平方、再乘频率、最后写结论”。面试追问“为什么电压降一半，能量只剩四分之一，而不是一半”时，答“动态能量对电压是平方关系，频率只决定单位时间做多少事；如果任务量固定，降频会拉长时间，系统总能量还要看时间占比”。

3.2 部分核心空闲时的系统功耗

题 1.4d 是典型的多核部分空闲题：1 个核心以 25% 的原始功率运行 25% 的时间，其余核心按 0.2 倍的待机功率运行 75% 的时间，系统平均功耗为：

0.25 × 0.25 + 0.25 × 0.2 × 0.75 = 0.0625 + 0.0375 = 0.11

这里的 0.25 出现了两次，一次是活跃核心的功率比例，一次是活跃时间比例，不能混。答题时先列“时间比例”，再列“功率比例”，最后相乘相加。面试官常追问“为什么不直接把空闲核心关掉”。答“关核有唤醒延迟和负载迁移开销，短时空闲用低功耗待机更划算；长时空闲才考虑电源门控”。这个追问在体系结构面试里很常见，别只交一个 0.11。

3.3 固定负载加速定律与多核能效：先算加速比再算能量

题 1.5a 给 80% 工作可并行到 4 核，20% 不可并行，加速比：

1 / (0.8/4 + 0.2) = 1 / 0.4 = 2.5

答题时先写“不可并行部分不变”，再写“可并行部分除以核数”，最后取倒数。题 1.5b 继续算 4 核每核频率和电压都降到 1/2.5，能量比是 4×(1/2.5)²≈0.64，功率比是 0.64×(1/2.5)≈0.256。注意这里有 4 个核，能量要乘 4；功率是能量比再乘频率比，不要漏掉“每核频率下降”这一层。

题 1.5c 比较 2 核加 2 个 ASIC 与 4 核，题中给 (2+0.2×2)/4=0.6。答题思路是先把不同单元的等效工作量折成同一把尺子，再除以基准。面试追问“多核是不是一定比 ASIC 省电”时，答“通用核灵活但能效低，ASIC 能效高但专用；要看负载里有多少能映射到专用单元，不能只看峰值算力”。

3.4 真题演练：从 1.6a 到 1.6e 的异构加速器计算

题 1.6a 先算单负载加速比：Workload A 是 225000/13461≈16.7，Workload B 是 280000/36465≈7.7；组合加速比用加权调和平均：

1 / (0.7/16.7 + 0.3/7.7)

题 1.6b 算能耗比例：通用处理器 0.70×0.42+0.30≈0.594，GPU 0.70×0.37+0.30≈0.559，TPU 0.70×0.80+0.30≈0.886。题 1.6c 算功率：通用 159+(455-159)×0.594≈335 W，GPU 357+(991-357)×0.559≈711 W，TPU 290+(384-290)×0.86≈371 W。题 1.6d 的加速比表里，GPU 和 TPU 在不同负载上互有胜负，题 1.6e 再用 14000/单芯片吞吐算所需芯片数。

这张表不是让你背，而是让你学会“先算单负载，再按 workload 比例加权，最后用功率和吞吐算芯片数”。面试官最想听的是“不能拿峰值加速比直接乘负载比例，必须用调和平均；不能只看单芯片功率，还要看完成同样工作要几颗芯片”。题 1.16 的多核加速比同理：先写 1/(0.2+0.8/N)，再代入 N，最后讨论 logN 开销项。

4. 缓存与存储：分块矩阵、AMAT 与 DRAM bank 的量化题

缓存题先画访问模式，存储题先画时序。分块矩阵考的是“块内复用”，平均访存时间考的是“命中时间加缺失代价”，DRAM 考的是“行缓冲命中/缺失的时序窗口”。这三类题都不难，难在参数一多就乱。下面按题 2.1、2.17、2.8 到 2.14 的顺序，把每类题的答题骨架写出来。

4.1 分块矩阵：为什么未分块版本会多出 9 倍缺失

题 2.1a 给每个元素 8B，64B 缓存行能放 8 个元素；一个 8×8 块有 64 个元素，两个矩阵至少需要 128×8B=1KB 缓存。题 2.1b 的关键是未分块版本按列访问时，每取一个列元素都要重新拉一行；而一行 64B 能放 8 个行元素，列方向却需要 64B×256=16KB 的存储，列元素在缓存里还没复用就被替换了。所以未分块版本每 2 次有效复用会带来约 9 次缺失（1 次行缺失加 8 次列缺失），分块版本把块内行列复用压到缓存里，缺失次数大幅下降。

题 2.1c 的分块转置代码可以写成：

for (i = 0; i < 256; i += B) { // 按块遍历行 for (j = 0; j < 256; j += B) { // 按块遍历列 for (m = 0; m < B; m++) { // 块内行 for (n = 0; n < B; n++) { // 块内列 output[j + n][i + m] = input[i + m][j + n]; } } } }

这段代码的逻辑是：外层两个循环把大矩阵切成 B×B 的小块，内层两个循环只在块内做转置。B 通常取 8、16、32 这类能让一个块的行列数据同时留在缓存里的值；B 太小，循环开销大；B 太大，块超过缓存容量，又会退化成未分块版本的冲突缺失。题 2.1d 问直接映射还是 2 路组相联，答案是 2 路组相联更稳，因为直接映射下不同块可能映射到同一组，互相把对方踢出去。

提示：分块题不要只写三重循环，先把“每个元素 8B、每行 64B、每行 8 个元素”这三个数写出来，再解释块大小 B 和缓存容量的关系。

题 2.2 的预取题接着考“缺失次数决定预取带宽”。未分块版本一次迭代要取 1 个行块加 8 个列块，而每次迭代只有 2 个周期，预取每 2 周期发起一次，延迟 16 周期，所以在途预取约 16/2=8 个。答题时先算“每次迭代需要多少预取”，再算“预取发起间隔”，最后算“在途数量”。面试追问“预取越多越好吗”时，答“预取会占内存带宽，超过带宽就排队，反而抬高延迟”。

4.2 平均访存时间：命中时间、缺失率、缺失代价

题 2.17a 比较直接映射、2 路、4 路、8 路的访问时间：0.86ns、1.12ns、1.37ns、2.03ns。相对直接映射，2 路多 30%，4 路多 59%。题 2.17b 比较 16KB、32KB、64KB：1.27ns、1.35ns、1.37ns，32KB 多 6%，64KB 多 8%。题 2.17c 用公式：

AMAT = 命中率 × 命中时间 + 缺失率 × 缺失代价

题中缺失率是“每指令缺失数/每指令访问数”：直接映射 2.2%，2 路 1.2%，4 路 0.33%，8 路 0.09%；缺失代价按周期换算后分别是 20、20、13、13 周期。代入得到直接映射约 1.2ns、2 路约 1.6ns、4 路约 1.69ns、8 路约 2.37ns，结论是这组参数下直接映射反而最好。答题时要强调“相联度提高命中率，但命中时间也涨；谁赢要看具体参数，不能背结论说相联度越高越好”。

题 2.18 的 way-predicted 缓存继续考“用预测换命中时间”：预测命中直接按直接映射的短路径走，预测错再走全相联路径。答题模板是“先算基准 AMAT，再算预测准确率带来的期望命中时间，最后比较预测失败惩罚”。面试官想听的是“缓存优化不是单点最优，而是命中时间、缺失率、缺失代价三者的折中”。

4.3 DRAM 行缓冲：tRP、tRCD、CL 与通道利用率

题 2.8 到 2.11 给的是 tRP=13ns、tRCD=13ns、CL=13ns、传输 64B 需要 4ns。行缓冲缺失要经过预充电、激活、CAS 和传输：

行缺失 = tRP + tRCD + CL + transfer = 13 + 13 + 13 + 4 = 43ns 行命中 = CL + transfer = 13 + 4 = 17ns

题 2.10 问背靠背读操作的通道利用率。连续两次读之间要等 tRP+tRCD+CL=39ns，但通道真正传数据只占 4ns，所以利用率是 4/39≈10.3%。题 2.11 由此反推：要让通道一直忙，内存控制器每 4 个周期发起一次读，而同一 bank 两次读要隔 39 个周期，所以至少需要 10 个 bank 轮流服务。答题时先画时间轴，再标“命令占用”和“数据占用”，最后用 4/39 算利用率。

注意：43ns 是单次行缺失的完整延迟，39ns 是背靠背读的间隔；通道利用率只算数据传输窗口，不要把预充电和激活时间都算成通道忙。

4.4 多 bank 并行：平均延迟和带宽的取舍

题 2.12 让 bank 交替发生行命中 and 行缺失：一个缺失加一个命中占 43ns，其中通道忙 8ns，利用率 8/43≈18.6%，所以至少 6 个 bank 才能把通道填满。题 2.13 算单 bank 四个请求的平均延迟：(43+82+121+160)/4≈101.5ns；四个请求分到四个 bank 时，平均延迟约 49ns。题 2.14 的结论是：增加 bank 数不改变单次访问的物理延迟，但能提高并行度、降低排队延迟、提高带宽；bank 太多会增加外围逻辑和成本，所以 DDR3 常见 8 bank、DDR4 常见 16 bank。

题 2.15 的功耗题给的是“通道利用率减半，功率从 535mW 降到 295mW，降 45%；行命中率从 50% 提到 80%，功率从 535mW 降到 373mW，降 30%”。题 2.16 的表格比较不同 DRAM 芯片数量、容量和 rank 功耗，结论是“同样容量下，用更少的大芯片通常更省功率，因为外围逻辑和 rank 开销分摊得更少”。答题时先写“bank 数影响并行度”，再写“rank 组织影响功耗”，最后落到“性能和密度成本要平衡”。

这张表建议和 4/39、8/43 两个利用率一起记。考试时先写时序表，再代公式，比背结论稳。

5. 易错点：五类最容易把公式用反的失分题

体系结构量化题有个特点：公式写对一半，参数一换就错。下面五类错法在课后题和面试追问里出现频率最高，每一类都按“错在哪、为什么错、怎么答对”拆开。复习时不要只看正确解法，要先把错误路径走一遍，考场上才认得出陷阱。

5.1 良品率指数 14 与缺陷率单位

错在哪：把 0.04 当成 4% 直接乘面积，或者把 Yield=1/(1+缺陷密度×面积)^14 写成 1/(1+缺陷密度×面积×14)。为什么错：0.04 是单位面积缺陷密度，面积单位要跟它匹配；指数 14 是模型里的工艺常数，不是乘数。怎么答对：先写“缺陷密度×面积”是一个无量纲的缺陷数期望，再写指数，最后代入。Phoenix 面积 2 得 0.34，Red Dragon 面积 1.2 得 0.519；取整前保留三位小数，利润计算再用。面试追问“面积翻倍良品率为什么掉这么多”时，答“指数 14 放大了面积增长的影响，面积越大，缺陷数期望越高，良品率下降越快”。

5.2 能量和功率混用

错在哪：把能量比 0.0156 直接说成功率比，或者把功率比再乘一次时间。为什么错：能量是完成任务的累计消耗，功率是瞬时速率；电压缩放影响平方项，频率缩放影响一次项，时间占比只在系统平均功耗里出现。怎么答对：先写能量比 (Vnew/Vold)²，再写功率比=能量比×(fnew/fold)，最后如果题目问“系统平均功耗”，再乘活跃时间比例。题 1.4d 的 0.11 就是“活跃核心功率×活跃时间+空闲核心功率×空闲时间”，不要把它和单次任务的能量混在一起。

5.3 固定负载加速定律把加速比当性能提升比例

错在哪：算出加速比 2.5，就写“性能提升 2.5 倍”。为什么错：加速比是“旧时间/新时间”，性能提升比例是“加速比-1”；2.5 倍加速对应提升 1.5 倍，也就是提升 150%。怎么答对：先写“加速到 2.5 倍”，再写“提升 1.5 倍”，两个说法分开。题 1.5a 的 2.5 是加速比，题 1.13 的 10/11≈0.91 是可优化比例，不要混。面试官追问“为什么 4 核只有 2.5 倍”时，答“20% 不可并行部分限制了下限，核数再多也绕不过去”。

5.4 缓存缺失率与每指令缺失率

错在哪：把题 2.17c 的 2.2% 直接当成每次访问的缺失率，或者把每指令访问数忘了除。为什么错：AMAT 公式里的缺失率是“每次访问的缺失概率”；CPI 里的缺失是“每指令缺失数”，两者差一个“每指令访问数”。怎么答对：先看题目给的是“misses per instruction”还是“miss rate”，如果是前者，除以 references per instruction 再进 AMAT。题 2.17c 里直接映射 2.2%、2 路 1.2%、4 路 0.33%、8 路 0.09%，都是换算后的每次访问缺失率；如果你拿每指令缺失数直接乘缺失代价，结果会偏大。

5.5 DRAM 通道利用率只算传输时间

错在哪：拿 43ns 当通道忙时间，算出 4/43 或 43/43。为什么错：通道只在数据传输窗口忙，预充电、激活、CAS 都不占总线；背靠背读的间隔是 39ns，不是 43ns。怎么答对：先画一条时间轴，标出 Precharge、Activate、CAS、Transfer 四段，再圈出 Transfer 那 4ns；单次行缺失用 43ns 算延迟，通道利用率用 4/39 或 8/43。题 2.11 的“至少 10 个 bank”就是 39/4 向上取整，题 2.12 的“至少 6 个 bank”是 43/8 向上取整，两个分母不能互换。

6. 答题技巧：考场 90 秒拆题顺序与押题清单

我复习这套题时，把每道大题都压成五格：参数、模型、公式、单位、结论。拿到题先花 20 秒圈参数，看到“直径、面积、缺陷密度”就归到成本良品率模型；看到“电压、频率、时间占比”就归到功耗模型；看到“可并行比例、核数”就归到固定负载加速模型；看到“块大小、缺失率、tRP”就归到缓存存储模型。再用 30 秒写公式，20 秒代单位，最后 20 秒用一句话解释商业或性能含义。这个顺序能防止你一上来就按计算器，算到一半才发现面积单位没统一。

押题清单我按出现频率排：每片晶圆芯片数 dpw、良品率与利润分配、多核二项分布良率、电压频率缩放、部分核心空闲功耗、固定负载加速比、异构加速器加权加速比、分块矩阵转置、AMAT 与相联度、DRAM 行缓冲时序、bank 数与通道利用率。每类至少手写一遍公式，再把题 1.1、1.3、1.4、1.5、1.6、2.1、2.17、2.8 到 2.14 的原始参数代进去算一次。不要只看答案，答案里的取整和单位往往就是考场上的丢分点。

从那以后我每次做体系结构大题，都强制走一遍：先写单位，再写公式，最后用一句话解释商业或性能含义，不让自己只交一串数字。希望帮到你。

本文还有配套的精品资源，点击获取