简介：这份PDF为TI官方发布的TL16C754C四通道UART收发器数据手册，面向嵌入式系统工程师、硬件设计人员及通信接口开发者。TL16C754C在单一芯片内集成四路UART，每个通道配备独立的64字节FIFO缓冲区，支持最高3Mbps的数据速率，并兼容ST16C654/654D引脚布局，便于产品升级替换。手册完整涵盖芯片特性说明、引脚定义、寄存器配置、FIFO与中断管理机制、硬件/软件流控设置，以及IrDA红外通信和功耗管理方案，并支持1.8V至5V多种电压工作环境。资源为1个PDF文件，大小1.9MB，属于英文原版规格书，适合需要精确电路设计参数或做驱动开发的工程师查阅。目前已有217人学习，对需要掌握多串口扩展方案和UART流控设计的开发者有直接参考价值。

1. 为什么需要一颗四通道UART收发器而不是四颗单通道

做多串口设备的人，最后多半会被中断和丢数据逼疯。板子上要挂四路串口，用四颗单路UART收发器，中断线占满MCU引脚，高速收发时CPU几乎被中断占满，稍一延迟接收FIFO就溢出，这是很常见的一幕。换用一颗TL16C754C，一个芯片集成四个独立UART通道，每个通道有独立的64字节收发FIFO、独立的寄存器组和中断输出，四路只共享数据总线和时钟源，最高支持3Mbps，硬件流控、软件流控、IrDA、RS-485都齐了，一颗顶四颗。这篇笔记围绕原厂手册里的关键参数，把芯片选型、时钟计算、FIFO触发级别、流控配置和踩坑记录按调试顺序写一遍，适合做串口服务器、工业网关、多路采集设备的人参照复现。

2. 硬件落地：从引脚功能到波特率除数的计算细节

TL16C754C这类“多通道UART”和普通16550最大的区别，不是简单的通道翻倍，而是寄存器窗口、时钟预分频、FIFO触发级别这三套机制叠加在一起。如果只是把四个单路UART的驱动代码平移过来，多半会在时钟配置和增强寄存器访问上卡住。这一章按硬件调试的先后顺序讲：先看引脚分组，再算时钟，最后讲寄存器窗口怎么切。

2.1 四路独立通道与共享总线：先看懂引脚分组

64脚TQFP封装，引脚看着多，分四组就清楚了。第一组是CPU侧接口：D0-D7双向数据总线，A0-A2三条地址线决定每个通道内部的寄存器偏移，CSA-CSD四个独立的片选信号分别选中A、B、C、D四个通道，IOR/IOW是读写 strobe，RESET高电平复位。第二组是每个通道独立的串行接口：TXA-TXD输出、RXA-RXD输入，以及配套的调制解调器控制线RTS/CTS/DSR/DTR/RI/CD，四路各有独立引脚，互不干扰。

第三组是中断与状态输出：INTA-INTD四个独立中断引脚，每个通道一根；INTSEL用来决定中断输出是持续使能还是受MCR[3]控制的三态输出；RXRDY和TXRDY是四路FIFO状态的“线或”汇总输出，做DMA批量传输时非常有用。第四组是时钟和电源：XTAL1/XTAL2接晶体或外部时钟，CLKSEL决定内部预分频，VCC和GND按1.8V、2.5V、3.3V、5V四档供电。

提示：RXRDY/TXRDY不是所有型号都有。手册里明确写了TL16C754CPM这颗PM封装器件不支持这两个引脚，只有TL16CP754C才带完整功能。选型时如果计划用DMA或外部硬件流控，这一步就能省掉后面一次改板。

四路通道共用数据总线和时钟，但内部完全独立，每个通道有自己的寄存器组和FIFO。这意味着软件上可以把四个通道当成四颗独立的UART来驱动，只是基地址不同。常见的做法是把片选信号接在SoC的地址译码器上，A0-A2直接连地址总线低三位，每个通道占用8个寄存器地址，四个通道就是连续32个地址，读写封装可以写成单通道基地址加偏移量。

2.2 时钟源与CLKSEL预分频：波特率除数的前两层决策

TL16C754C的波特率发生器是一个可编程除数器，计算公式非常直接：目标波特率等于输入时钟除以16再除以除数。但输入时钟这一层有讲究，手册给出四挡典型配置：24MHz晶体输入时最高1.5Mbps，48MHz外部振荡器时3Mbps（5V供电），32MHz振荡器时2Mbps（3.3V供电），16MHz时1Mbps（1.8V供电）。注意晶体和振荡器是两种接法，晶体接在XTAL1/XTAL2之间靠片内振荡电路起振，外部时钟则直接灌到XTAL1，XTAL2可以当缓冲时钟输出给别的器件用。

CLKSEL引脚是第二个隐藏的“坑源”。复位下降沿时，这个引脚的电平被锁存进MCR[7]，决定内部预分频是1还是4。关键是引脚电平和寄存器位是反相关系：CLKSEL接VCC时锁存MCR[7]=0，选分频1；接GND时锁存MCR[7]=1，选分频4。软件随时可以改写MCR[7]来切换预分频，所以最终参考时钟 = 输入时钟 / 预分频，除数范围是1到65535。

波特率除数的计算就是纯算术。以24MHz输入时钟、目标115200为例：除数 = 24000000 / (16 × 115200) = 13.02，取13，实际波特率115384，误差只有0.16%，完全没问题。但如果板子上CLKSEL接了GND，预分频变成4，同样的目标波特率除数就变成3.25，取3之后实际波特率125000，误差8.5%，对上位机来说这基本就废了。所以时钟树设计的第一原则是：尽量不用分频4来凑常规波特率，分频4更适合低速率场景。

初始化代码里，访问波特率除数寄存器需要先把LCR的除数字节访问位打开，写完除数为17bit后用不到，所以只需要关注DLL和DLM两个8位寄存器。C语言伪代码如下：

// TL16C754C 通道初始化 - 波特率设置部分 // 以24MHz输入时钟、分频1、目标115200为例，除数为13 #define REG_LCR 3 #define REG_DLL 0 #define REG_DLM 1 static void uart_set_baud(uint8_t ch, uint16_t divisor) { uint8_t lcr_backup; lcr_backup = read_reg(ch, REG_LCR); // 读取当前LCR write_reg(ch, REG_LCR, lcr_backup | 0x80); // 置LCR[7]，打开除数锁存访问 write_reg(ch, REG_DLL, divisor & 0xFF); // 写入除数低字节 write_reg(ch, REG_DLM, (divisor >> 8) & 0xFF); // 写入除数高字节 write_reg(ch, REG_LCR, lcr_backup); // 恢复LCR，关闭除数窗口 }

这段代码里最关键的是最后一步恢复LCR。很多移植过来的驱动会直接把LCR设成某个固定值而不是恢复原值，如果原值里有别的控制位就会被冲掉。除数的计算建议放在编译期用宏展开，24MHz、115200对应13这个值写死在配置头文件里，比运行时算除法省事，也避免整数运算截断造成误差。

2.3 寄存器窗口切换：LCR、EFR、TCR/TLR 的访问顺序

TL16C754C的寄存器布局和16550兼容，A0-A2三条地址线决定8个寄存器偏移，但增强功能是通过“窗口切换”塞进同一个地址空间的。基础窗口里，偏移0在读写时分别是RBR接收缓冲和THR发送保持，偏移1是IER，偏移2是IIR/FCR，偏移3是LCR，偏移4是MCR，偏移5是LSR，偏移6是MSR，偏移7是SCR。当LCR[7]=1时，偏移0和1变成DLL和DLM，这是波特率除数窗口。

增强寄存器藏在另一个窗口里。把LCR写成0xBF，偏移2就变成EFR增强功能寄存器，在这个窗口里可以配置自动RTS/CTS、Xon/Xoff字符和流控模式。更进一步的，EFR[4]置1之后，偏移6和偏移7分别映射为TCR传输控制寄存器和TLR触发级别寄存器。TCR存的是硬件流控的暂停和恢复阈值，TLR存的是发送和接收FIFO的触发级别，这两个寄存器直接影响数据流控行为。

窗口切换的顺序错了会出很隐蔽的问题。常见错误是写完LCR=0xBF配置完EFR之后，直接去写TCR/TLR，结果写到了MSR和SCR里。正确的顺序是LCR=0xBF先开EFR窗口，然后EFR写0x10把更深的TCR/TLR窗口打开，操作完后恢复LCR。整条链路如下：

// 增强寄存器窗口访问示例 // 步骤1：LCR=0xBF，进入EFR窗口 write_reg(ch, REG_LCR, 0xBF); // 步骤2：读出EFR，置bit4=1，使能TCR/TLR访问 uint8_t efr = read_reg(ch, 2); // 偏移2此时是EFR efr |= 0x10; write_reg(ch, 2, efr); // 步骤3：配置TCR（硬件流控阈值）和TLR（FIFO触发级别） write_reg(ch, 6, 0x82); // TCR: 高4位恢复阈值=8，低4位暂停阈值=2 write_reg(ch, 7, 0x44); // TLR: 发送触发4字节，接收触发4字节 // 步骤4：退出窗口，恢复常规LCR（8数据位、无校验、1停止位） write_reg(ch, REG_LCR, 0x03);

代码里TCR写0x82表示高4位的Resume阈值是8，低4位的Halt阈值是2，这个取值是经验参考。TLR的0x44代表发送和接收触发级别都设在4字节，具体字段宽度以手册的TLR位定义表为准。窗口操作有个习惯：每次进出都用一组封装函数包起来，中间不要穿插其他寄存器读写，否则容易在调试时搞不清当前窗口到底是哪一层，这种“窗口漂移”问题一旦出现，查起来非常头疼。

3. 让64字节FIFO真正干活：触发级别、流控与中断配置

芯片本身的能力上限摆在那里，但能不能充分发挥，全看FIFO触发级别和流控阈值怎么配。这一章的思路是：先把64字节FIFO的触发机制讲透，再分别走一遍软件流控和硬件流控的完整配置路径。流控配不好，64字节的缓冲池照样溢出，这不是芯片的问题，是参数没配对。

3.1 触发级别怎么选：中断频率、DMA余量与实时性的折中

触发级别的本质是“FIFO里攒多少数据才通知CPU”。设得太低，比如1字节，FIFO等于摆设，每个字节都来一次中断，高速时CPU全耗在中断进出上；设得太高，比如60字节，中断次数少了，但数据在FIFO里滞留的时间变长，实时性差的场景直接超时。64字节FIFO真正的好处是中间有巨大的调节空间。

接收侧的常见选择是8到16字节触发。8字节适合9600到115200的中低速，中断频率适中，CPU有足够时间响应；16字节以上适合DMA模式，一次触发搬走一批数据。发送侧则相反，触发级别设低一点，比如4字节，让发送FIFO在接近满的状态下运行，发送中断的频率低，且随时有数据可以发出，不会出现发送FIFO空了而CPU还没补上数据的“饿死”情况。

接收FIFO里还有一个超时中断机制：数据没到触发级别但不为空时，等待超过一定时间就会产生超时中断，防止少量数据滞留在FIFO里没人管。按16550体系的惯例，这个超时时间大约是4个字符传输时间。如果CPU响应快，这个机制基本用不到；如果中断响应慢，它就是兜底保障，不会让最后几个字节在FIFO里躺到天荒地老。

FIFORDY寄存器是四通道批量状态查询的好帮手，一次读操作就能拿到A到D四个通道的TXRDY/RXRDY状态。做DMA或批量轮询时，不用四次访问每个通道的状态寄存器，省掉的不只是几步操作，还有总线占用时间。配合RXRDY/TXRDY引脚，还可以把“FIFO状态”直接硬件化，由外部DMA控制器监视引脚电平决定什么时候搬数据。

3.2 软件流控配置：Xon/Xoff 与 Xon Any 的完整设置路径

软件流控靠的是数据流里特殊的Xon和Xoff字符。接收方向检测到Xoff字符，就暂停发送；检测到Xon字符，恢复发送。TL16C754C支持可编程的Xon/Xoff字符，也就是说这两个字符的值可以由应用自己定义，不一定用传统的0x11和0x13。配置路径在EFR窗口里完成，需要同时设定流控模式和Xon/Xoff字符值。

// 软件流控配置示例：使用Xon=0x11，Xoff=0x13 // 前提：读Modem状态寄存器复位后，进入EFR窗口 write_reg(ch, REG_LCR, 0xBF); // 打开EFR窗口 // 配置Xon/Xoff字符，字符值写入方式按手册对应位填 write_reg(ch, 1, 0x11); // Xon字符低字节 write_reg(ch, 1, 0x13); // Xoff字符低字节 // EFR: 使能软件流控，接收方向检测Xon/Xoff并控制发送 uint8_t efr = 0x00; efr |= 0x40; // 使能发送方向流控 efr |= 0x20; // 使能接收方向流控 write_reg(ch, 2, efr);

流控方向和EFR位的关系容易弄混。发送方向流控指的是“本机发送由流控字符控制”，接收方向流控指的是“本机接收时检测流控字符并通知对端”。调试时如果只开了发送方向，对端发来的Xoff会被当成普通数据收下，本机照发不误，丢数据的问题一点没解决。双向都开才是一个完整的软流控闭环。

还有一个容易忽略的Xon Any特性。开启后，任意Xon字符都能恢复发送，而不只认配置的那个特定字节。这个功能在两边Xon字符配置不一致时特别好用，相当于一个兜底保险。我一般都会把Xon Any打开，代价只是多一个使能位，换来的却是流控恢复的可靠度提升，性价比极高。

3.3 硬件流控配置：自动RTS/CTS和TCR阈值的搭配

硬件流控比软件流控更直接，不依赖数据流里的特殊字符，而是用RTS和CTS两个硬件信号握手。自动RTS的机制是：接收FIFO达到TCR设定的暂停阈值时，自动拉高RTS信号，通知对端“先别发了”；接收FIFO降到恢复阈值时，自动拉低RTS，通知对端“继续发”。自动CTS的机制相反：本机要发送时，如果检测到CTS无效，发送器自动暂停，CTS恢复有效后继续发送。

// 硬件流控完整配置示例 // 进入EFR窗口 write_reg(ch, REG_LCR, 0xBF); // EFR: 使能自动RTS和自动CTS uint8_t efr = read_reg(ch, 2); efr |= 0x80; // EFR[7]=1，使能自动CTS efr |= 0x40; // EFR[6]=1，使能自动RTS efr |= 0x10; // EFR[4]=1，使能TCR/TLR访问 write_reg(ch, 2, efr); // TCR: 高4位Resume阈值=8，低4位Halt阈值=32 write_reg(ch, 6, 0x82); // 0x82 = Resume=8, Halt=32 // 使能自动RTS后，RTS引脚由硬件接管 write_reg(ch, 4, 0x0C); // MCR: 开启中断输出(bit3)，其他默认 write_reg(ch, REG_LCR, 0x03); // 恢复LCR

TCR的阈值直接决定硬件流控的安全余量。Halt阈值设成32，意味FIFO里数据到32字节时就通知对端停，芯片还能再收32字节作为“刹车距离”。如果Halt设在56甚至60，对端从收到RTS信号到真正停发中间的延迟数据就会顶爆FIFO，这个边界值我在调试里亲眼见过，一旦触发溢出就是整包数据作废。Resume阈值设成8，保证FIFO有足够空间后才恢复接收，不会在边缘反复抖动。

RTS和CTS的极性也值得多说一句。TL16C754C的RTS引脚是低有效，MCR[1]写1才拉低，表示“有数据要发”。自动RTS模式下这个信号由硬件管理，但外部电路必须清楚这个极性逻辑，不能按高有效去画原理图，否则流控信号一开始就是反的。

4. 避坑手册：TL16C754C调试中的五个翻车现场

这一章是实打实的血泪记录。前面讲的都是“应该怎么配”，这里说的是“配错了会出现什么”。五条坑里有三条是选型或初始化顺序问题，两条是参数配置问题。每一条我都按现象、原因、解决的顺序写，方便对照排查。

4.1 RXRDY/TXRDY引脚没反应，手册脚注里的型号差异

现象：照着一份参考设计画板，芯片用的是PM封装，RXRDY引脚在高速收发时始终没动静，示波器量不到预期波形，DMA方案直接卡住。原因：这颗PM封装的TL16C754CPM根本不支持RXRDY/TXRDY功能，手册的引脚表里用小字标注了“not supported in the TL16C754CPM device”，参考设计里用的是另一颗带完整功能的TL16CP754C，抄板时没对齐型号后缀。解决：要么换TL16CP754C，要么放弃外部DMA方案，改用四个独立中断INTA-D配合CPU中断处理。从那以后我每次看UART选型，第一件事就是把型号后缀和手册里的限制标注逐字核对，这比看电气参数表都重要。

4.2 波特率慢四倍，CLKSEL与MCR[7]的逻辑反相

现象：代码里波特率除数算了两遍，数学上确认没问题，但实际测试数据速率只有目标的四分之一。原因：CLKSEL引脚在复位下降沿被锁存进MCR[7]，而且引脚电平与寄存器位是反相关系，CLKSEL接GND锁存出MCR[7]=1，代表预分频是4，输入时钟被除4后进波特率发生器，24MHz实际变成6MHz，波特率自然差四倍。解决：初始化最开头读一次MCR[7]，bit7=0确认预分频1，bit7=1确认预分频4。如果是批量产品，建议把CLKSEL固定到确定电平，不要在软件里靠运气。

4.3 突发数据丢字节，FIFO根本没使能

现象：低速9600波特率跑一整天没问题，切到460800后一突发就丢，LSR里的溢出错误位频繁置1。原因：复位后FIFO默认是禁用状态，收发都走单字节路径，64字节缓冲完全没生效。驱动初始化时没写FCR的FIFO使能位，或者写了但随后又被LCR窗口切换覆盖，芯片一直在“单字节模式”硬扛高速数据。解决：初始化强制写FCR=0x07使能FIFO并清零收发缓冲，写完后回读FCR确认bit0=1。注意FCR的置位要在LCR恢复前完成，否则窗口切换会干扰FIFO状态。

4.4 自动RTS开了还溢出，TCR阈值没有留足刹车距离

现象：使能自动RTS后，理论上对端会被RTS信号拉住，但实测大流量时接收FIFO还是溢出。原因：TCR的Halt暂停阈值设得太高，比如设在60字节，从RTS信号拉高到对端真正停发这段时间里，对端还在持续灌数据，FIFO剩余的4字节缓冲根本不够吸收。解决：Halt阈值下压到32左右，Resume阈值设在8左右。DMA模式下Halt可以再低一点，给DMA搬运留出时间窗口，经验值是Resume=4、Halt=16。

4.5 软件流控只暂停不恢复，Xon字符没被识别

现象：对端发来Xoff，UART正确暂停发送，但继续发来Xon后发送仍处于暂停状态，数据链路卡死。原因：EFR里只使能了发送方向流控，也就是检测Xoff暂停本机发送，但没有使能接收方向流控，Xon字符被当成普通数据收走，没有触发恢复逻辑。解决：流控模式配置为双向，EFR里同时使能发送和接收方向的流控位，再把Xon Any打开，任何Xon字符都能恢复发送，从机制上杜绝这类卡死。

注意：Xon/Xoff字符是可编程的，配置成自定义值时，对端的流控设置必须和本机一致，否则一方发的Xon在另一方看来只是普通数据。

5. 进阶与自检：IrDA、RS-485模式与环回测试三板斧

基础通信调通之后，这颗芯片的另外几种工作模式才是真正拉开差距的地方。IrDA模式让串口可以驱动红外收发管做无缆通信，RS-485模式解决多机总线通信的方向控制，环回模式则提供了一个不依赖外部设备的完整自检手段。三个模式都不复杂，但都有各自的隐形成本。

IrDA模式下的电平逻辑和普通UART相反。普通模式下TX空闲为高，IrDA模式下TX空闲为低，数据脉冲以红外方式发出。配置IrDA模式时，TX引脚直接接红外收发二极管的驱动电路即可，但要注意波特率上限受红外收发器带宽限制，一般不建议跑满3Mbps。如果红外通信距离不稳定，优先检查TX空闲电平是否真的反相了，这是最常见的翻车点。

RS-485模式的重点在方向控制。TL16C754C的RTS和DTR引脚都可以用来控制外部RS-485收发器的方向，但这两个引脚都是低有效，MCR写1才拉低。市面上多数收发器DE引脚高有效，直接连会导致空闲时收发器处于接收态，发送时反而切不到发送态。我一般会在中间加一级反相，或者选带反相控制输入的总线收发器，画图时多留一个电阻位，调试时灵活切换。

环回自检是验证四通道最省事的办法。把MCR[4]置1进入内部环回模式，发送数据会直接在芯片内部回到接收FIFO，不经过外部引脚。配合一个简单的回环测试函数，可以快速确认每个通道的收发链路和FIFO是否正常。

// 环回自检：向通道A写入特定数据，从接收FIFO读回验证 static int uart_loopback_test(uint8_t ch) { uint8_t pattern[4] = {0xA5, 0x5A, 0x55, 0xAA}; uint8_t rx_buf[4] = {0}; uint8_t mcr; mcr = read_reg(ch, 4); write_reg(ch, 4, mcr | 0x10); // MCR[4]=1，进入环回模式 for (int i = 0; i < 4; i++) { write_reg(ch, 0, pattern[i]); // THR写数据 // 延时等待接收FIFO收到数据 for (volatile int j = 0; j < 100; j++); rx_buf[i] = read_reg(ch, 0); // RBR读数据 } write_reg(ch, 4, mcr); // 退出环回模式 return memcmp(pattern, rx_buf, 4) == 0 ? 0 : -1; }

环回测试通过不代表外部电路没问题，它验证的只是芯片内部通路。外部引脚、电平转换芯片、线缆连接都得靠实际对测来覆盖。但从另一面说，如果环回测试都不过，基本可以直接判定芯片配置或初始化有误，不用在外部电路上浪费时间。我习惯在每块板子上电后先跑一遍四通道环回，确认芯片焊接到位、寄存器访问正常，再开始调外部通信，这套流程帮我挡掉了不少“芯片虚焊”和“初始化顺序错误”的低级问题。

有一次我连续调了三天串口异常，最后发现是初始化时序里LCR窗口没有及时关闭，所有寄存器配置都写串了位置。从那以后，我每次写完驱动，都会强制走一遍代码审查，重点盯寄存器窗口的进入和退出是否成对出现，确认之后才敢上板调试。希望帮到你。

本文还有配套的精品资源，点击获取