简介：负反馈运放电路的振荡问题常被误判为布局或电源噪声，其本质多与环路增益的相位裕度不足有关。环路增益T由开环增益Aol与反馈系数β共同决定，当增益交叉频率处的相位接近-180°时，系统便趋于自激。相位裕度是量化这一风险的核心指标，而噪声增益越低，交叉频率越高，电路越容易失稳。借助SPICE闭环AC扫描，可以直观观察增益峰化并估算相位裕度，通过反馈电容与隔离电阻的补偿，可有效提升稳定性。该分析方法适用于信号调理、传感器前端、电源环路等典型工程场景，帮助工程师在设计阶段规避振荡风险。本文从环路增益原理出发，结合实际仿真与方波实测方法，为运放稳定性的系统化排查提供参考。

1. 运放振荡不是玄学：相位裕度才是稳定性的统一判据

很多工程师第一次在运放输出端看到高频振荡时，第一反应是电源没去好、布局有问题，甚至怀疑换一颗运放就能解决。但绝大多数情况下，问题出在反馈环路的相位裕度上。所谓“运放稳定性分析”，核心就是一件事：量化负反馈环路过零增益时的相位余量，并回答“这个电路离振荡还有多远”。它不靠经验猜，也不靠示波器反复抓波形，只要掌握环路增益、噪声增益和相位裕度三个概念，就能在焊板子之前把稳定性问题算出来。这套方法适合所有做信号调理、传感器前端、电源环路和驱动电路的工程师，尤其适合被“输出接个大电容就振”折磨过的开发者。

2. 从环路增益到噪声增益：运放为什么在单位增益下最容易振荡

2.1 环路增益 T：稳定性的唯一总开关

负反馈系统的稳定性，从来不取决于运放本身，而是取决于“开环增益 Aol”和“反馈系数 β”乘出来的环路增益 T = Aol × β。每次信号沿着环路走一圈，幅度被 T 放大或衰减，相位被环路旋转。当某个频率点上 |T| 等于 1，也就是 0dB，同时相位已经旋转到 -180°，反馈就从负反馈变成了正反馈，振荡条件成立。实际电路里不会恰好停在临界点，而是相位先到 -180°，幅度还没掉到 0dB，于是电路直接自激。

所以稳定性分析的目标不是看运放手册里的相位裕度，而是看你这个具体反馈网络里的相位裕度。同一颗运放，接成 11 倍放大可能稳稳当当，接成单位增益跟随器就振给你看。原因在后半章展开，但核心已经清楚了：反馈系数 β 变了，环路增益 T 的曲线也跟着变。

相位裕度的定义很简单：在环路增益 T 的幅值下降到 0dB 的那个频率点（增益交叉频率）上，相位距离 -180° 还有多少度。比如交叉点处环路相位是 -120°，相位裕度就是 60°。工程上有个大致经验：45° 以上勉强稳定，60° 比较舒服，90° 接近理想。相位裕度低于 30° 时，闭环频率响应会出现明显峰化，阶跃响应会有大幅振铃，这时候离振荡其实只剩一步。

需要特别强调的是，这里的 T 是“环路增益”，不是“开环增益”，也不是“闭环增益”。很多刚接触的人拿运放数据手册里的开环增益相位曲线直接判断稳定性，这是最常见的误解。开环增益相位曲线是运放固有属性，但反馈网络里的电阻电容会改变 β 的频率特性，最终相位裕度是 Aol 和 β 共同决定的。分析稳定性必须把整个环路画成一条增益曲线来看。

2.2 主极点与开环带宽：运放模型里藏着的低频陷阱

运放开环增益的幅频特性，通常可以近似看成几个极点叠加。第一个极点称为主极点，频率往往很低，几十赫兹到几百赫兹都有。主极点之后增益以 -20dB/dec 下降，相位开始滞后。第二、第三个极点出现在更高频段，相位滞后加剧。这些极点本身不可怕，可怕的是它们与反馈网络相互作用后，可能让环路增益在 0dB 交叉点附近叠加出意料之外的相位滞后。

举例来说，一颗增益带宽积 10MHz 的运放，环路增益交叉点如果设计在 1MHz，但运放内部在 5MHz 处有一个寄生极点，那么这个寄生极点虽然离交叉点还有一段距离，也会贡献约 20°~30° 的相位滞后。如果手里这颗运放内部有三个高频极点，累计的相位滞后可能直接吃掉 40° 以上。很多“换一颗高速运放反而更振”的现象，根源就在这儿：高速运放的第二极点和第三极点更靠近交叉点。

正因为运放内部极点分布通常不对外完整公开，稳定性分析里才会反复强调“以实际反馈环路为准，不能只按手册的相位裕度选型”。具体做法是：要么用 SPICE 模型做 AC 扫描读环路增益，要么用网络分析仪测实物。作者当年那套经典分析方法，核心就是同时画出 Aol 曲线和 1/β 曲线，看两条线交点处的相位差值，这个差值直接就是相位裕度。这个方法直到今天仍然是运放稳定性分析的基本功。

2.3 噪声增益越低越危险：跟随器为何总是第一振荡候选

为什么单位增益跟随器总是稳定性问题的重灾区？因为跟随器的反馈系数 β 是 1，噪声增益 NG = 1/β 也是 1。把 Aol 曲线和 1/β 曲线画在同一张 Bode 图上，两条曲线的交点越高，意味着环路增益 T 的 0dB 交叉点频率越高。噪声增益越低，交叉点越靠近运放的单位增益带宽，自然越接近运放内部高频极点密集的区域，相位裕度被吃掉的概率就越大。

反过来说，把放大倍数做大到 10 倍、100 倍，噪声增益抬高，Aol 和 1/β 的交点往低频移动，避开高频极点，相位裕度通常更宽裕。这不是玄学，是环路增益的频率规划问题。很多电路“放大 10 倍没问题，改成 1 倍就振”，本质就是噪声增益从 10 变成了 1，交叉频率跑高了。

顺带解释一个常见困惑：为什么反相放大器和同相放大器不能用同一个 β 表达。反相结构的输入信号路径和反馈路径都经过同一点，计算噪声增益时也要考虑输入网络的影响。但无论哪种结构，稳定性的判据都统一回到 Aol 与 1/β 的交点。分析时直接看反馈网络的传递函数，别被输入端的信号耦合方式干扰。

说到作者那套分析框架，一个重要结论就是：稳定性分析的边界条件不是“运放能不能稳定”，而是“你给运放接的反馈网络在交叉频率附近表现如何”。负载电容、反馈电容、布线寄生电容，统统会改变 β 的幅频特性，进而改变 T 的交点和相位。下一章就用 SPICE 把这些东西全部拉进仿真，看真实电路怎么表现。

3. 用 SPICE 闭环 AC 扫描做稳定性估算：最小电路与三个必看读数

3.1 最小闭环 AC 仿真电路：一个运放、两颗电阻就能扫

做稳定性仿真，最常见、最容易上手的做法不是上来就拆环路，而是先搭一个闭环 AC 扫描电路。把运放接成同相放大器，输入加一个小信号交流源，扫描频率观察增益曲线。如果闭环增益曲线在某个频率出现明显峰化，说明相位裕度偏低；峰化越高越危险。后面如果想读精确的相位裕度，再用断环注入法做环路增益测试，但第一步用闭环 AC 扫描能快速判断风险。

以一个同相放大器为例，放大倍数设为 11 倍，Rf = 10kΩ，Rg = 1kΩ，输出挂一个 10kΩ 负载和一个 20pF 电容模拟实际走线电容。SPICE 网表写法如下：

* 同相放大闭环 AC 稳定性扫描 VIN v+ 0 DC 0 AC 1 Rg v- 0 1k Rf vout v- 10k XM1 vout v+ v- vcc vee your_opamp_model VCC vcc 0 5 VEE vee 0 -5 RL vout 0 10k CL vout 0 20p .AC DEC 20 10 10MEG

这个网表里，VIN的AC 1表示扫频信号幅度为 1V，小信号分析下这个值只用于计算增益，不参与直流偏置。Rg和Rf决定噪声增益约 11 倍，也就是闭环低频增益 20.8dB。XM1是运放模型调用行，不同仿真器的语法稍有差别，但节点顺序保持不变：输出、正相输入、反相输入、正电源、负电源。CL是故意加上的负载电容，后面会看到它的杀伤力。

扫描参数AC DEC 20 10 10MEG的意思是：从 10Hz 扫到 10MHz，每十倍频程取 20 个点。10MHz 上限覆盖绝大多数通用运放的增益带宽积，如果运放的增益带宽积超过 100MHz，把上限改成 100MEG 再跑。20 点每十倍频程足够看清峰化细节，太密浪费仿真时间，太稀会把尖锐的谐振峰漏掉。

跑完 AC 仿真，直接看输出节点vout的幅频响应。理想情况是低频平直，直到闭环带宽附近开始下降。如果在下降之前先出现一个上凸的峰，这个峰的幅度就是稳定性警告信号。

3.2 从闭环增益曲线读稳定性：峰化、-3dB 与交叉点

闭环增益曲线的形态与相位裕度有直接关系。相位裕度 60° 以上时，闭环增益从低频到带宽过渡平滑，几乎看不出过冲；降到 45° 左右，带宽附近开始出现约 2~3dB 的峰化；降到 30° 左右，峰化可以超过 6dB，输出阶跃响应会振好几个周期。所以“看到峰化就等于相位裕度偏低”这条经验，比单纯看相位曲线更直观。

把仿真器导出的 AC 数据存成 CSV 后，可以用一段 Python 脚本自动找出峰化频率和峰化幅度，省得在仿真器界面上拿光标慢慢点：

import pandas as pd import numpy as np df = pd.read_csv("ac_output.csv") df.columns = ["freq_hz", "gain_db"] # 找增益峰值，也就是峰化点 peak_idx = df["gain_db"].idxmax() f_peak = df.loc[peak_idx, "freq_hz"] g_peak_db = df.loc[peak_idx, "gain_db"] # 低频增益取前 10 个点平均 g_low_db = df["gain_db"].iloc[:10].mean() peak_db = g_peak_db - g_low_db print(f"峰值频率: {f_peak/1e3:.1f} kHz") print(f"增益峰化: {peak_db:.2f} dB") if peak_db > 3: print("警告: 峰化超过 3dB，相位裕度可能低于 40°") else: print("状态: 峰化不明显，相位裕度尚可")

这段脚本的核心逻辑是：先找出整个增益曲线的最大值，再拿它跟低频平直段增益做差，差值就是峰化量。低频段取前 10 个点平均能避免扫描起始点附近的抖动。如果你扫频下限是 10Hz，低频段几乎不会被主极点影响，平均结果是可信的。

注意这个脚本判断的是“峰化量”，不是绝对值。如果低频增益本身就是 20dB，峰值是 24dB，峰化是 4dB。反过来，如果增益曲线没有峰，而是平滑下降，脚本会误把低频段最大值当成峰值，这种情况下 peak_db 会接近 0，输出“状态正常”也没问题。真正需要警惕的是脚本报出 3dB 以上峰化，同时频率落在闭环带宽附近，这种组合几乎必然对应相位裕度不足。

3.3 给反馈网络加补偿：Cf 初值与隔离电阻两个必调参数

发现峰化之后，第一个补偿手段是在反馈电阻 Rf 上并联一个小电容 Cf。Cf 的作用是在反馈网络中引入一个零点，把 1/β 曲线在高频段抬高，避免它与 Aol 曲线过早相交。直观解释是：Cf 让 Rf 在高频下变成低阻，反馈加深，噪声增益抬高，交叉点往低频移动，相位裕度回升。

Cf 初值怎么给？常见做法是先找到已存在的反馈网络极点。如果运放反相输入端到地之间有输入电容 Ci（运放输入电容加布线寄生电容，通常 5~30pF），它与 Rg 构成一个极点，频率约为 1/(2π × Rg × Ci)。把 Cf 设在 Rf × Cf = Rg × Ci 这个时间常数上，可以让 Rf 支路与 Rg 支路在高频段保持相同的分压比，1/β 曲线不再因 Ci 下降。实际工程计算时用下面这个脚本：

rf = 10e3 rg = 1e3 ci = 15e-12 # 反相端总输入电容，含运放输入电容和走线寄生 # 时间常数匹配法 cf = (rg * ci) / rf print(f"Cf 初值: {cf*1e12:.1f} pF")

这个计算给出的是数量级，不是最终答案。真实寄生电容估不准，所以 Cf 取值一般从计算结果附近开始，比如算出 1.5pF，就试 1pF、2.2pF 几个档位。每改一次 Cf，重新跑一遍上一节的 AC 扫描，观察峰化是否压下去。压到 1dB 以内，相位裕度通常已经有 60° 上下。

如果运放输出接了大电容负载，Cf 只解决反馈网络本身的问题，解决不了输出级与负载电容形成的极点。此时需要在输出端串联一个小电阻 Riso，把负载电容与运放输出阻抗隔离。Riso 的选取同样靠扫参数，从 10Ω 起步，每次加倍，直到峰化消失。注意 Riso 会与负载电容形成分压，导致高频增益下降，所以阻值宁小勿大，够用就停。

4. 运放稳定性分析避坑指南：从仿真到实测的 5 个翻车现场

4.1 模型给出 60° 相位裕度，实物照样振

现象：仿真器里环路增益的相位裕度明明有 60°，看着很安全，焊出来的板子却输出几百 kHz 的正弦振荡。但确有项目曾在这里踩坑。

原因：SPICE 模型只封装了运放厂商认为重要的内部节点和极点，封装里未必包含真实的输出阻抗随频率变化特性，更不包含 PCB 走线寄生电感和相邻信号线的耦合。仿真里那 60° 是“裸模型”的数值，布板之后反相输入端和输出之间的 4cm 平行走线就可能给环路注入额外相位滞后。

解决：把布线寄生纳入仿真。最常见的做法是在反相输入端对地加一个 5~10pF 的寄生电容再扫一遍，这个电容与反馈电阻形成的极点很容易吃掉 20°~30° 相位裕度。如果加了寄生电容后峰化明显，就用 3.3 节的方法补 Cf。别让仿真和实物在同一个相位裕度数值上较劲，要让仿真带上余量。

4.2 相位裕度 50°，闭环阶跃响应还是严重振铃

现象：相位裕度不算低，但方波响应过冲 30%，振铃频率稳定，持续时间却不长。有工程师把相位裕度提到 55° 依然不满意。

原因：相位裕度是环路增益在 0dB 交叉点上的指标，它约束的是“交叉频率附近的动态”。如果运放有一个低频零极点对，或者电源去耦不良导致低频增益波动，闭环系统可能出现独立的低频谐振峰，这个峰与交叉频率处的相位裕度无关。只看相位裕度，就像只看发动机最大功率却没看变速箱齿比。

解决：把闭环 AC 扫描的范围往下扩，从 1Hz 扫起，观察低频段是否有额外的增益峰。同时用示波器看振铃频率：如果振铃频率远低于仿真交叉频率，问题多半不在环路增益，而在电源或者偏置电路。给电源加一个 10µF 电解和 0.1µF 陶瓷并联，通常能消掉这类低频尾巴。每次调整后重新测一遍闭环增益，别让“相位裕度够了”成为停止排查的理由。

4.3 输出直接接长电缆，电缆电容把系统拉到振荡边缘

现象：运放输出经过一根 30cm 的同轴电缆接到下一级电路，原本稳定的电路开始振荡。拔掉电缆就稳定，插上就振，非常典型。

原因：同轴电缆的芯对地电容大约是 100pF/m，30cm 就是 30pF，加上下一级输入电容，总负载电容可能到 50pF 以上。运放输出阻抗与这个大电容形成新的极点，极点频率如果落在环路增益交叉点附近，相位滞后快速增加，相位裕度骤降。耳机放大器驱动长线时最容易遇到。

解决：在运放输出端与电缆之间串一个隔离电阻，阻值 20~50Ω 起步，根据电缆长度调整。隔离电阻把电容极点推向更高频，让它远离环路交叉点。调整后一定要做带载方波测试，因为电缆电容大小与屏蔽层接地方式有关，仿真里最好用 100pF 到 1nF 两个档位各测一次，覆盖最恶劣情况。

4.4 只看第一次 0dB 穿越，忽略环路增益二次穿越

现象：环路增益曲线在 1MHz 处穿过 0dB，相位裕度显示 70°，看起来非常稳定。但实际扫到 10MHz 时，环路增益又回升穿过 0dB 一次。

原因：运放模型在极高频率处可能出现额外零点，或者反馈网络中的寄生电容让 β 在高频段增大，环路增益出现非单调行为。第一次穿越处相位裕度再高，第二次穿越发生的位置可能距离 -180° 很近，依然有振荡风险。窄带宽运放外接高频补偿网络时容易出现这种双穿越。

解决：AC 扫描范围至少拉到 10 倍交叉频率之外，每次读相位裕度前先看整条增益曲线是否存在多次 0dB 穿越。如果发现第二次穿越，记录穿越频率并检查该处相位距离 -180° 还有多少。必要时在反馈电阻并联小电容抑制高频 β 增大，把第二次穿越压到 0dB 以下。这个坑靠运气躲不过，只有把频率轴拉宽才能看到全貌。

4.5 小信号稳定，大信号阶跃却振荡

现象：AC 仿真和 10mV 小方波测试都显示稳定，但输入阶跃从 0 跳到 2V 时，输出尾部出现高频振荡，持续几微秒后消失。

原因：运放的压摆率有限，大信号阶跃让内部某些节点进入非线性区，等效开环增益下降，环路增益的交叉频率和相位关系被动态改变。还有一种情况是输出级在大电流下输出阻抗升高，与负载电容构成的极点频率降低，进入不稳定区。小信号模型只能描述线性区，大信号下稳定边界完全不同。

解决：做稳定性验证时，必须包含大信号阶跃仿真。给输入端加一个幅度为输出电压范围 50% 以上的阶跃，上升时间设成远小于运放响应时间，观察输出全过程。如果只有大信号下振荡，优先考虑降低负载电容影响，在输出端加隔离电阻，同时检查压摆率是否够用。换更高压摆率的运放也算一条路，但先加隔离电阻成本更低。

5. 用一管方波快速核对相位裕度：过冲、振铃与闭环 Q 的经验换算

仿真做到位之后，最后一步永远是实物验证。很多工程师习惯直接扫频，但在开发阶段，一台上限 20MHz 的示波器加上信号发生器，就能用方波过冲反推相位裕度。方法是给闭环放大器输入一个上升时间尽可能短（小于闭环带宽对应周期的 1/3）的方波，观察输出电压上升沿的过冲量。过冲越小，相位裕度越高。

下面是常用的经验换算参考。注意这是基于典型二阶闭环主导极点近似得到的，不同拓扑会有偏差，但作为快速筛查足够可靠：

具体操作时，方波频率不要太高，选一个远低于闭环带宽的频率，比如带宽 1MHz 就选 100kHz 方波，让每个沿之间都有足够时间恢复稳定。带宽 10MHz 选 1MHz 方波也可以，但要注意信号发生器的压摆率是否够快，如果方波本身前沿就有 50ns，测出来的过冲会被信号源限制，读数偏大。

如果发现过冲在 15% 以上，直接按第 3 章的流程加反馈电容，再重新打方波。我的习惯是每次改完补偿参数，先跑 AC 看峰化，再打方波看过冲，两个数据对不上就以实物方波为准。以前吃过一次亏：仿真相位裕度显示 68°，实物方波过冲却有 28%，查到最后是反相输入端一条过长的走线提供了 12pF 寄生电容。从那以后，凡涉及高阻抗反馈网络，我都默认给输入端预留一个 10pF 左右的电容位，即使不贴也方便后续补救。

这套“AC 峰化 + 方波过冲”双确认的做法，几乎能覆盖所有常见运放稳定问题。希望帮到你。

本文还有配套的精品资源，点击获取