简介：面向STM32嵌入式开发者与多通道高精度采集场景，这套基于硬件SPI2控制AD7124模拟前端的改进版驱动，重点修正了初版存在的采样速率不足、PGA=1时±2V以上信号失真、main.c代码冗余以及SPI时钟速率偏低等问题，将最大读取速率提升至1.125MHz。压缩包约3MB，共145个文件，以35个h头文件、34个c源文件为核心，另含编译生成的o、d、crf中间文件以及Keil MDK5工程配置、map映射、hex/axf烧录文件，既能阅读源码，也能直接编译生成固件。已有1218人浏览学习。工程完整提供AD7124多通道读取逻辑，包含寄存器优化、时钟配置、PGA失真处理与主程序架构精简等具体实现，且未使用同步模式，对医疗器械、工业控制、精密测量等多路模拟量采集项目有较高参考价值，可帮助开发者掌握硬件SPI与高精度ADC协同设计的关键细节。

1. 硬件SPI控制AD7124多通道读取：为什么这是采集前端绕不开的一步

不少工程师拿到AD7124之后，第一反应是拿GPIO模拟SPI先跑起来。单通道、慢速率下这招确实好使，但一旦切到多通道读取，软件模拟SPI的缺陷就暴露了：GPIO在中断里逐bit翻转SCLK，CPU被死死占住，中断一多时序就飘，读回来的数据带毛刺，四个通道扫一圈，整个系统的时间片已经没了大半。硬件SPI则把SCLK的翻转交给外设自己完成，CPU只维护CS和收发缓冲，多通道读取时节奏稳定，还能配合DMA做批量搬运，这才是多通道方案该有的形态。

这篇笔记围绕硬件SPI控制AD7124多通道读取这条主线，从接线、时钟极性和相位，到寄存器读写骨架，再到多通道的两种主流读取流程，最后是调试排错。适合正在做数据采集前端、想把手上的AD7124从单通道扩展到多通道的开发者；也适合已经跑通单通道但被多通道时序坑过一轮的人。

先说清楚一个基本认知：AD7124的多通道不是靠多片ADC堆出来的，而是器件内部有一套通道映射和配置寄存器的组合。通道切换、启动转换、读取数据全部通过SPI操作寄存器完成，SPI端的调度做不好，通道再多也是白搭。

2. 选定硬件SPI的前提：接线、时钟极性与从机时序

2.1 硬件SPI与软件模拟SPI：多通道场景为什么必须用硬件外设

多通道读取的本质是“频繁切换通道＋持续读数据”。软件模拟SPI在这两个动作上都有硬伤。

第一，CPU占用率。软件模拟SPI每发一个bit都要GPIO翻转两次，8位数据就是16次翻转，再算上读回操作，一颗跑着协议栈、显示任务和PID控制的MCU根本扛不住。硬件SPI一次transfer调用把数据交给外设，CPU可以去准备下一帧通道配置。

第二，时序抖动。软件模拟SPI的SCLK频率和占空比受中断延迟影响，一个定时器中断插进来，某个bit就被拉长。AD7124对SCLK频率有明确上限要求，低一点不算致命，但bit之间的宽度抖动会让从机偶尔采样错误。硬件SPI的SCLK由外设时钟分频而来，不受CPU中断影响，波形稳定得多。

第三，批量吞吐。硬件SPI可以配合DMA，把多通道的原始ADC值直接搬到RAM环形缓冲里，软件模拟SPI做不到这一点。多通道连续扫描模式下，数据是按通道顺序源源不断出来的，CPU不可能每个字节都用GPIO去抠，只能靠硬件SPI加DMA兜住。

所以结论很直接：只要你的目标跑两个以上通道，直接上硬件SPI，别在软件模拟SPI上浪费时间。

2.2 最小接线图与CPOL/CPHA设置：先定时序再改代码

AD7124的SPI接口是标准四线：SCLK、DIN、DOUT、CS。和MCU硬件SPI对接时，信号映射要特别留意MOSI和MISO的交叉关系，接反了读回来不是全0就是全F。

时钟极性和相位这里直接把结论给出来：我在这套驱动里固定用SPI模式3，也就是CPOL=1、CPHA=1，SCLK空闲时为高电平，数据在SCLK的第二个沿被采样。AD7124对模式0和模式3都兼容，但模式3在多数MCU的硬件SPI外设上配置最顺手，STM32系列和很多国产MCU直接填Mode 3就行。

初始化时SPI外设的位宽先设成8位，传输高位在前。AD7124的寄存器数据都是MSB-first，这和大多数ADC一致。如果你的MCU硬件SPI默认是LSB-first，必须先改过来。

2.3 SCLK频率上限与长线误码：宁慢勿快

AD7124的SCLK频率上限以你拿到的那颗芯片数据手册为准，我手头这颗样片的手册标称要压到10MHz以内，实际系统里我一般只跑2MHz。

原因很实在：多通道采集前端通常用排线或双绞线接到传感器端子，线一长，寄生电容就会把SCLK和DOUT的边沿拖缓。时钟频率高了之后，主机采样DOUT的时刻正好落在上升沿附近，读回来的bit就悬了。这类问题非常玄学，同一套代码换一根短线就正常，换长线就偶发出错，根因往往是SCLK太快。

排查手段也很简单：用逻辑分析仪抓SCLK、CS、DOUT三条线，对比数据手册时序图，看DOUT在SCLK的哪个沿更新。如果DOUT更新沿和主机采样沿之间几乎没有余量，降频率是最快的解法。

3. 写一个可复用的AD7124驱动骨架：寄存器读写与通道映射

3.1 底层SPI读写的两个原子函数

驱动骨架的第一步是封装好CS控制和SPI收发。这里有一个关键原则：AD7124的一次寄存器操作，从CS拉低到CS拉高之间必须是一个完整事务，中间不能有其他的SPI通信插入。所以底层只提供两个函数：写事务和读事务。

/* SPI句柄和CS引脚由具体平台适配层提供 */ extern int spi_xfer(uint8_t *tx, uint8_t *rx, uint16_t len); extern void ad7124_cs_low(void); extern void ad7124_cs_high(void); static int ad7124_spi_write(uint8_t *buf, uint16_t len) { ad7124_cs_low(); int ret = spi_xfer(buf, NULL, len); /* 纯发送 */ ad7124_cs_high(); return ret; } static int ad7124_spi_read(uint8_t *cmd, uint8_t *rx, uint16_t len) { ad7124_cs_low(); /* 先发通讯寄存器，再收数据，CS全程保持低 */ spi_xfer(cmd, NULL, 1); spi_xfer(NULL, rx, len); ad7124_cs_high(); return 0; }

逻辑说明：写事务就是拉低CS、发完、拉高；读事务则分两步，先发一个字节的通讯寄存器命令，再收N字节数据。这两个函数是全部驱动的地基，后面的寄存器读写、数据读取都是在这两个函数上叠出来的。

参数说明：cmd是通讯寄存器命令字节，rx是接收缓冲，len是要读的字节数。注意读事务中两次spi_xfer之间CS不能拉高，否则AD7124会认为一次事务已经结束，后面的数据字节全部错位。

3.2 通用寄存器写入与读取：通讯寄存器在前的套路

AD7124没有像普通SPI设备那样把寄存器地址直接当作第一个字节发出去，而是先写一个通讯寄存器，由通讯寄存器指路：bit7表示读还是写，bit5到bit0是目标寄存器地址。这套路和ADI的很多ADC一致，写熟了之后换其他型号也顺手。

#define AD7124_CMD_WRITE(reg) ((reg) & 0x3F) /* bit7 = 0 表示写 */ #define AD7124_CMD_READ(reg) (((reg) & 0x3F) | 0x40) /* bit7 = 1 表示读 */ int ad7124_write_reg(uint8_t reg, uint32_t val, uint8_t bytes) { uint8_t buf[4]; buf[0] = AD7124_CMD_WRITE(reg); /* 高位在前，按寄存器宽度逐字节放下 */ buf[1] = (val >> 16) & 0xFF; buf[2] = (val >> 8) & 0xFF; buf[3] = (val) & 0xFF; return ad7124_spi_write(buf, 1 + bytes); } int ad7124_read_reg(uint8_t reg, uint32_t *val, uint8_t bytes) { uint8_t cmd = AD7124_CMD_READ(reg); uint8_t rx[4] = {0}; int ret = ad7124_spi_read(&cmd, rx, bytes); if (ret != 0) return ret; *val = 0; for (uint8_t i = 0; i < bytes; i++) { if (i > 0) *val <<= 8; *val |= rx[i]; } return 0; }

逻辑说明：ad7124_write_reg把寄存器地址和最多3字节数据拼成一条事务发出；ad7124_read_reg先发读命令，再收指定字节数，最后拼成整数。为什么要自己拼而不是用现成的SPI库函数直接发地址？因为AD7124的通讯寄存器机制要求命令字节必须先于数据字节，且二者属于同一事务，分开两个spi_xfer行为上虽然可以，但代码上容易在中间误插别的操作。

参数说明：reg是寄存器地址，bytes是寄存器宽度。AD7124的寄存器有8位、16位、24位几种，读回时bytes必须和寄存器实际宽度一致，多读一个字节会把下一个寄存器的内容带出来。我踩过一次这个坑，读配置寄存器时贪省事统一读3字节，结果第二个通道的配置全被冲了。

3.3 写后读回：最廉价的后悔药

寄存器写完之后立刻读回来比对，是调试SPI驱动最有效的习惯。写进去0x123456，读出来对不上，要么是模式配置错，要么是字节序错，要么是CS时序有问题。

uint32_t expect = 0x00010001; /* 假设配置内容 */ ad7124_write_reg(AD7124_REG_CONFIG0, expect, 3); uint32_t actual = 0; ad7124_read_reg(AD7124_REG_CONFIG0, &actual, 3); if (actual != expect) { /* 打印出来，看是地址错、宽度错还是字节序错 */ DEBUG_LOG("CONFIG0 mismatch: expect %06X, actual %06X", expect, actual); }

逻辑说明：这个读写回路测试放在上电初始化之后跑一遍，能挡掉八成低级错误。注意AD7124有些寄存器写入后硬件自己会改某些位，比如状态寄存器、数据寄存器这类只读的别拿来校验；校验只挑配置类寄存器做。

参数说明：expect是你期望写入的完整寄存器值。有些寄存器只有低16位有效，高8位是保留位，写入时保留位补0，读回来可能是0也可能不是，遇到这种情况只比较有效位，不要整个整数做等值判断。

4. 多通道读取的两种主流玩法：轮询切换与连续扫描

4.1 玩法一：每通道单次转换，轮询切换通道

单次转换模式适合通道数不多、每个通道的采集速率要求不一致、或者多个通道之间需要不同增益和滤波配置的场景。它的思路是：指定某一通道→触发单次转换→等DRDY→读数据→切换下一通道。

void ad7124_set_channel(uint8_t ch, uint32_t ch_map) { /* 每个通道对应一个通道映射寄存器，写入AIN正负引脚和配置索引 */ ad7124_write_reg(AD7124_REG_CH0_MAP + ch, ch_map, 3); } void ad7124_start_single(void) { uint32_t ctrl = 0; ad7124_read_reg(AD7124_REG_ADC_CTRL, &ctrl, 3); /* 把模式字段切成单次转换，写回寄存器立即启动 */ ctrl &= ~(0x3 << 16); ctrl |= (0x1 << 16); ad7124_write_reg(AD7124_REG_ADC_CTRL, ctrl, 3); } int ad7124_wait_drdy(void) { /* 等待DRDY引脚拉低，超时返回错误 */ for (uint32_t t = 0; t < 10000; t++) { if (ad7124_drdy_gpio_read() == 0) return 0; } return -1; } void ad7124_read_single(uint8_t ch, uint32_t ch_map, uint16_t *raw) { ad7124_set_channel(ch, ch_map); ad7124_start_single(); if (ad7124_wait_drdy() != 0) return; uint32_t data = 0; ad7124_read_reg(AD7124_REG_DATA, &data, 3); *raw = (uint16_t)(data & 0xFFFF); /* 取低16位，按你的位数裁剪 */ }

逻辑说明：这个流程里每一个通道都要经历“写通道映射→写ADC控制寄存器启动→等DRDY→读数据”四个步骤。DRDY引脚在转换完成时被拉低，读数据寄存器之后自动复位为高。单次转换的好处是灵活，但代价是每次切换都要重新写两个寄存器，通道多了之后时间开销不小。

参数说明：AD7124_REG_CH0_MAP + ch假定通道映射寄存器是连续排布的，具体偏移量要以数据手册为准。ch_map是通道映射寄存器的值，包含正负模拟输入引脚、参考源、配置寄存器索引和使能位。ctrl里模式字段的位移(bit16/bit17)和取值要对着手册逐位核对，我只列了示意值，不同批次芯片可能有差异。

轮询读多个通道的调用方式就是套一层循环，通道使能、频率、参考各不同也能各自配各自的ch_map，这是单次转换模式最大的优势。

4.2 玩法二：连续转换扫描，DRDY是节拍器

如果所有通道用的是同一套配置、同一速率，连续转换扫描要比轮询切换高效得多。AD7124支持把多个通道映射寄存器全部使能，然后工作在连续转换模式，器件自己按通道顺序轮流转换，数据从数据寄存器一个个吐出来。

void ad7124_start_continuous(uint32_t ch_conf[], uint8_t ch_cnt) { /* 先把所有通道映射寄存器配好并使能 */ for (uint8_t ch = 0; ch < ch_cnt; ch++) { ad7124_write_reg(AD7124_REG_CH0_MAP + ch, ch_conf[ch], 3); } /* 切到连续转换模式 */ uint32_t ctrl = 0; ad7124_read_reg(AD7124_REG_ADC_CTRL, &ctrl, 3); ctrl &= ~(0x3 << 16); ctrl |= (0x0 << 16); /* 00 = 连续转换 */ ad7124_write_reg(AD7124_REG_ADC_CTRL, ctrl, 3); } int ad7124_scan_read(uint16_t *samples, uint8_t ch_cnt) { for (uint8_t i = 0; i < ch_cnt; i++) { if (ad7124_wait_drdy() != 0) return -1; uint8_t status = 0; ad7124_read_reg(AD7124_REG_STATUS, &status, 1); uint32_t data = 0; ad7124_read_reg(AD7124_REG_DATA, &data, 3); /* 用状态寄存器低4位识别当前数据属于哪个通道 */ uint8_t ch = status & 0x0F; samples[ch] = (uint16_t)(data & 0xFFFF); } return 0; }

逻辑说明：这个玩法的核心是“通道识别”。连续扫描模式下，DRDY每次拉低都代表某个通道转换完成，但CPU响应DRDY中断的时间不确定，你不能想当然地认为第一次读就是通道0。AD7124的状态寄存器低4位会给出当前数据的通道编号，我一般直接用这个编号做数组索引，这样就算中途丢了一次DRDY，数据也不会错乱到别的通道。

参数说明：ch_conf数组里每个元素是对应通道的映射寄存器值，必须把使能位置1，否则该通道会被跳过，后面所有通道的次序全部前移，状态寄存器里翻出来的通道号也会和预期对不上。扫描循环里先读状态再读数据，这个顺序不要颠倒。

4.3 什么时候该回读Status寄存器：数据到底属于哪个通道

这里分两种情况。单次转换模式下，每次你只使能了一个通道，读出来的数据理所当然属于这个通道，Status寄存器看可不看。连续扫描模式下，Status寄存器必须看。

我做过一个某数据采集前端，连续模式下忘了看Status，读出来的四个通道数值看着都正常，但画成波形之后发现通道2和通道3的时域曲线对调了。原因就是有一次DRDY中断响应被高优先级任务打断，启动读取时器件已经推进到了下一个通道。

要彻底避免这个错位，最好把“读Status+读Data”做成一个不可分割的SPI事务，CS全程保持低，先发Status读命令收1字节，再发Data读命令收3字节，这样DRDY周期边界不会插进两次事务之间。

5. 多通道驱动调试的5个高频坑：现象、原因、解决

5.1 现象：第一通道准，后面的通道全是漂移

某个测温板调试时，通道0读数稳定在正常范围，切换通道1、2之后数据整体偏大几百个码，而且还随着切换次数缓慢变化。

原因：切换通道映射寄存器之后，器件的滤波器需要若干个转换周期才能完成瞬态收敛，尤其是开启了sinc滤波器或低输出速率时，稳定时间更长。我一开始没有等待滤波器收敛就直接启动下一轮转换。

解决：切换通道后，先丢弃数组里前N个采样，N根据输出速率和滤波器阶数推算。粗暴一点的办法是连续读两次，第二次才开始用。我现在的做法是做成一个“启动后等待DRDY两次再收正式数据”的小函数，代价是每次切换多等一个转换周期，但换来的是数据干净。

5.2 现象：同一个通道读数抖动幅值远超数据手册标称的噪声指标

电路设计没问题，电源纹波也正常，参考电压是从外部基准芯片出来的，但读数在低增益下就能看到明显的跳码，比手册上给的典型噪声高好几倍。

原因：SPI的SCLK和DOUT线在长距离走线上形成了数字噪声源，噪声通过模拟地和参考地耦合回模拟前端。特别是多通道采集前端把模拟信号和SPI线缆绑在一起走线的情况下，这个问题几乎必然发生。还有一个冷门原因是DOUT上拉的驱动力不足，SCLK边沿近端产生回沟，被ADC内部当作有效数据。

解决：SCLK从2MHz降到500kHz，看抖动是否收敛；把SPI线束单独走线，远离模拟输入和参考输入；在SCLK和DOUT上各串一个33Ω电阻减小振铃。这个问题的排查顺序是先降频，再看走线，最后才怀疑芯片本身。

5.3 现象：硬件SPI读回来的寄存器全是0xFF

代码烧进去之后，读写回测试直接失败，读任何寄存器都是0xFF，CS也控制正常，就是通信不起来。

原因：八成是MOSI和MISO接反，或者MCU的SPI外设初始化时把主从模式配反了。AD7124是从机，MCU必须配置成SPI主机，CPOL/CPHA不对也会导致读回全F，但先查接线更高效。

解决：用逻辑分析仪抓CS低电平期间的DIN和DOUT，看DIN上有没有命令字节的波形，DOUT是否在SCLK边沿之后有响应。DIN一直是高电平说明MOSI配置错，DOUT一直高说明MISO没接上或者从机根本没被CS唤醒。

5.4 现象：切换通道后第一次转换结果不对

轮询切换模式下，每个通道的第一次采样值明显偏离该通道真实输入，像是个残留值；继续读第二个、第三个周期就正常了。

原因：单次转换模式写ADC控制寄存器启动转换的瞬间，ADC输入多路开关刚切到位，输入电容还没来得及充到目标电压，转换结果就被锁存了。模拟开关的切换时间和输入采样电容的充电时间都需要时间。

解决：切换通道之后加一段延时再启动转换，延时常数取输入电容和信号源阻抗的乘积再留两三倍余量。信号源阻抗高时这个问题会更明显，建议在AIN引脚对地并一个几nF的电容，效果立竿见影。

5.5 现象：CS引脚被强制拉低/一直低导致器件状态错乱

系统跑着跑着，AD7124的寄存器内容突然变成随机值，读数据完全对不上；断电重新上电恢复，跑一阵又犯病。

原因：AD7124把CS当作SPI事务的边界标志。MCU片选引脚配置成复用功能失败，GPIO初始化顺序不对，或者SPI外设关闭后引脚被拉低，AD7124就会一直认为正在通信中，下一个命令字节被当成数据字节累加，寄存器被写花。

解决：CS用独立GPIO控制，不要直接接GND。初始化顺序上先配GPIO并拉高CS，再初始化SPI外设；SPI外设异常复位时要先把CS拉高，等待几个微秒再拉低开始新事务。这么做之后这个坑再没出现在我的板上。

6. 进阶：把AD7124多通道读取做成可维护的采集模块

6.1 通道配置中心：一张表代替散装的寄存器操作

多通道驱动一旦被应用层到处调用，很快就失控。我现在的做法是把所有通道的运行参数收敛到一个结构体数组里，应用层只传通道号和目标配置，驱动内部负责翻译成寄存器值。

typedef struct { uint8_t ch_no; /* 逻辑通道号 */ uint8_t ain_pos; /* 正端AIN引脚编号 */ uint8_t ain_neg; /* 负端AIN引脚编号 */ uint8_t ref_sel; /* 参考源选择 */ uint8_t gain_cfg; /* PGA增益配置索引 */ uint16_t odr; /* 目标输出速率，驱动换算成滤波寄存器值 */ uint8_t enable; /* 通道使能 */ } ad7124_chan_cfg_t; static const ad7124_chan_cfg_t chan_cfg_tbl[] = { { 0, 0, 1, AD7124_REF_INTERNAL, AD7124_GAIN_1, 100, 1 }, { 1, 2, 3, AD7124_REF_INTERNAL, AD7124_GAIN_16, 100, 1 }, /* 新增通道只需往这张表里加 */ }; void ad7124_apply_channel_config(uint8_t ch_idx) { const ad7124_chan_cfg_t *cfg = &chan_cfg_tbl[ch_idx]; uint32_t ch_map = ad7124_build_ch_map(cfg->ain_pos, cfg->ain_neg, cfg->ref_sel, cfg->gain_cfg, cfg->enable); ad7124_write_reg(AD7124_REG_CH0_MAP + ch_idx, ch_map, 3); /* 根据odr换算滤波寄存器并写入 */ uint32_t filter = ad7124_calc_filter(cfg->odr); ad7124_write_reg(AD7124_REG_FILTER0 + ch_idx, filter, 3); }

逻辑说明：表驱动的好处是应用层和寄存器彻底解耦。要改通道数量、改增益、改速率，只动这张表，不用翻驱动。ad7124_build_ch_map和ad7124_calc_filter是两个纯函数，输入是逻辑配置，输出是寄存器值，逻辑清晰也方便单测。

参数说明：ch_idx是表的下标，也对应通道映射寄存器的偏移。如果你的板子通道编号和寄存器顺序不一致，这里一定要做一层映射，别拿逻辑通道号直接当偏移量。我吃过这个亏，通道3的传感器插头在硬件上对应的是寄存器通道5，调了大半天数据顺序才对上。

6.2 自校准的最佳插入时机

AD7124提供内部校准功能，包括零刻度校准和满刻度校准。校准能消除片内放大器和ADC本身的失调误差，但不能补偿外部传感器和分压电阻的误差，这一点要拎清楚。

我一般在上电初始化完成、参考电压稳定之后做一次内部校准；之后如果环境温度变化超过10度以上，或者修改了PGA增益配置，再做一次。做法是把ADC控制寄存器里的校准启动位置1，寄存器写操作完成后等待DRDY拉低，即校准完成，然后再开始正常采集。校准期间不要开启连续扫描，单通道做校准最稳。

这里有个细节：内部校准时模拟输入引脚不能悬空。我见过A同学把校准放在传感器还没上电的时候跑，结果校准出来的失调值毫无意义。校准前把输入短接到参考地的负端或一个确定的电平，这才是标准做法。

6.3 我踩过的最隐蔽的一坑：读取期间CS低电平不能插入其他SPI事务

某次调试一个同时带显示屏和AD7124的板子，显示刷新偶尔会把采样数据冲掉。排查了很久发现，两个外设共用同一条SPI总线，CS分片控制。显示屏驱动在传输过程中，有一处代码把CS拉低后忘了等SPI总线空闲就发起了一次新的传输，相当于一个事务没有收尾就开新事务，SCLK出现了额外跳变。AD7124抓到这些多余时钟沿，内部移位寄存器多走了N拍，后续读回来的数据全部错位。

解决方法是给AD7124的每次SPI事务加一个总线占用锁，事务期间别的任务不允许访问同一条SPI总线。具体的做法是在SPI总线上封装一个spi_bus_lock/unlock，所有外设驱动必须经过统一入口做事务。加了这层锁之后再没出现过类似问题。

这套驱动骨架虽然不是零成本，但它从一个GPIO模拟SPI的粗糙版本进化到现在，换来的是多通道数据稳定、扩展通道只改表、换芯片不用重构驱动。每次写SPI驱动我都会先画一张事务时序图，把CS、SCLK、DOUT每个沿标清楚，再去写代码。把时序画明白，比读十遍寄存器手册都管用。希望帮到你。

本文还有配套的精品资源，点击获取