简介：一套面向开关电源工程师的完整考试试题，内容覆盖通用基础知识和电源原理图设计分析两大板块，包含选择、问答、判断、画图等题型，适合电子/电气工程师备考、培训考核及自我检测。试题从滤波电路放电常数计算、单项选择题解析、总效率公式、二极管选型，到整流电路电感和磁性元件中的磁心横截面积、窗口面积、漏感定义及负载调整率等基础概念均有涉及；在电源原理图设计分析部分，则深入考查正激式、反激式、推挽式变换器电路的工作原理，磁芯复位方法，功率MOS管与晶体管的选择差异，控制IC的配置，以及交流功率电路、输出整流器、输出负载环路、输入环路、输入滤波器、输出滤波器的设计要点和PCB布局顺序。资源共1个doc文档，大小6.76MB，内容层次分明，便于系统复习与对照查漏。已有1237人学习浏览，对于希望夯实开关电源理论并提升实战设计能力的工程师而言，是一份高性价比的参考资料。
1. 一份试题文档，为什么值得你认真做一遍
第一次拿到这份开关电源工程师试题时，我的第一反应和大多数人一样：先翻到最后看答案，然后对照着自己会的部分划勾。后来某次帮朋友评估一位候选人，他把拓扑计算题全做对了，却在环路补偿那道题上写不出一个完整的判别流程。这件事让我重新审视了这类试题——它从来不是用来背的，而是一张覆盖了拓扑、磁性元件、环路、PCB、热设计、失效分析的能力地图。这份试题能帮你答对的题不多，但能帮你发现“我以为我会、其实我不会”的地方。适合谁：准备面试的开发者、带新人的导师、以及想系统自测的电源工程师。它的价值不在参考答案，而在逼你把每个设计决策重新推演一遍。
2. 试题里到底在考什么：拓扑、磁性元件与环路补偿的三类核心题
开关电源工程师试题看着题型很多，实际上翻来覆去就是三类：拓扑计算、磁性元件设计、环路补偿。这三类题对应的是电源设计里三个最容易“纸上谈兵”的环节。把这三类题吃透，整份试卷的大头就抓住了。下面我按常见的出题顺序拆一遍，每类题都给出我自己平时校验答案用的方法和参数。
2.1 拓扑计算题：占空比、电感与峰值电流，试题真正想考什么
拓扑题通常不复杂，给一组输入输出电压、负载和频率，让你算占空比、电感、峰值电流。它考的不是公式记忆，而是你对工作模式的理解。最常见的一个区分点是：题目有没有给最小负载电流？给了，就是在暗示你要确认 CCM/DCM 边界；没给，你就得自己声明假设。
我一般会用一段简单的脚本校验手算结果，避免低级计算错误。以最常见的 Buck 为例，题目条件：输入 12V（波动范围 10~14V），输出 5V，开关频率 200kHz，最大负载 2A，要求全程 CCM。脚本按最低输入电压处的最大占空比来算，因为那里电感两端伏秒数最大，纹波电流也最大，是最恶劣点。
# Buck 变换器最小电感与峰值电流估算 vin_min = 10.0 # 最低输入电压, V vin_max = 14.0 # 最高输入电压, V vout = 5.0 # 输出电压, V iout_max = 2.0 # 最大负载电流, A fs = 200e3 # 开关频率, Hz r = 0.3 # 电流纹波系数(峰峰值/平均电流) # 最低输入电压下占空比最大，纹波电流最大，取为设计点 d_max = vout / vin_min # CCM 临界条件：电感电流谷值不低于 0，即纹波峰峰值不超过 2 倍平均电流 l_ccm = (vin_min - vout) * d_max / (fs * 2 * iout_max) # 按目标纹波系数选取电感 l_r = (vin_min - vout) * d_max / (fs * r * iout_max) # 工程取值：取两者较大值，保证满载 CCM 且纹波不超标 l_final = max(l_ccm, l_r) # 峰值电流 = 平均电流 + 1/2 纹波电流 il_peak = iout_max + (vin_min - vout) * d_max / (2 * fs * l_final) print(f"最大占空比: {d_max:.3f}") print(f"CCM 临界最小电感: {l_ccm*1e6:.1f} uH") print(f"按纹波系数计算电感: {l_r*1e6:.1f} uH") print(f"工程选取电感: {l_final*1e6:.1f} uH") print(f"峰值电流约: {il_peak:.2f} A")这段脚本的关键是l_ccm和l_r两个值要分开算。l_ccm是硬边界，低于它满载就进入 DCM，后面的纹波、环路补偿全都要重新评估；l_r是软要求，由你能接受的输出纹波倒推。实际选电感时还要看饱和电流，il_peak要留 20% 以上的裕量，同时确认电感在峰值电流处没有进入饱和区。很多试题的陷阱就在这里：算出来 33uH，但没算峰值电流就选了个 3A 的电感，结果满载峰值 4.5A，电感饱和，电源直接啸叫。
2.2 磁性元件题：先定匝比还是先算电感量
反激类的磁性元件题是翻车率最高的部分。很多人在试卷上先算电感量，再定匝比，顺序反了。先说结论：反激变压器必须先由反射电压决定匝比，再由匝比决定最大占空比，最后才用电感量公式求感值。顺序错了，后面所有应力计算都会错。
为什么是这个顺序？因为反射电压VOR直接决定初级 MOS 管关断时的电压应力：Vds = Vin_max + VOR + 漏感尖峰。如果先算电感再定匝比，很容易出现反射电压过高、MOS 管耐压不够的情况，此时只能回头重新选管子，设计白做。我整理了一个常见的设计顺序表，平时带人时也按这个表检查他们的计算步骤。
| 步骤 | 设计动作 | 依据与常见取值 |
|---|---|---|
| 1 | 确定反射电压 VOR | 按 MOS 耐压余量反推，常见取 80~120V，同时留 30V 以上漏感尖峰裕量 |
| 2 | 计算最大占空比 | 输入电压最低时，D = VOR / (Vin_min + VOR) |
| 3 | 计算初级电感量 | Pout / (效率 x 频率) 再按 DCM/CCM 模式代入对应感量公式 |
| 4 | 选磁芯 | AP 法，按功率等级查表 |
| 5 | 计算匝数 | Np = Lp x Ipk / (ΔB x Ae)，ΔB 一般取 0.2~0.3T，反激单端不能取太高 |
| 6 | 开气隙 | 气隙长度决定 ΔB 是否合理，气隙太小易饱和，太大则漏感增大 |
表格里第 5 步是另一个高频考点：ΔB的取值。很多教材说铁氧体饱和磁密 0.4T，于是一上手就取 0.3T，但反激工作在单象限，且要留高温降额，ΔB通常只取 0.25T 左右。试题如果给的是 85°C 环境，饱和磁密还会再降 20%，这时候还在按 0.3T 算，磁芯就偏小了。我在第 4 步选磁芯时习惯按功率密度的经验表先估一个型号，再用 AP 法复核，两个结果对得上才往下走。
2.3 环路补偿题：稳定性不是“增益高”，而是“裕度够”
环路补偿是试题里区分度最高的一部分。常见的出题方式有三种：给 Bode 图让你判断系统是否稳定；给穿越频率和相位裕度让你补零极点；或给开关频率让你选补偿类型。三种出题方式考的是同一个判别流程：先看穿越频率位置，再看穿越频率处的相位裕度和增益裕度，最后决定补偿网络的形式。
我会按一套固定参数来校验答案。穿越频率fc取开关频率的 1/10 到 1/20，太低则动态响应差，太高则容易放大开关噪声甚至引发次谐波振荡。相位裕度要求 45° 以上、60° 左右最佳。增益裕度要求大于 10dB。这些值在试题里如果给出的答案差异超过 30%，基本可以判定有问题。
| 参数 | 取值依据 | 试题里常见的错误答案 |
|---|---|---|
| 穿越频率 fc | 开关频率的 1/10 ~ 1/20 | 取到 1/5，噪声大且易振荡 |
| 相位裕度 PM | 45° ~ 60° | 只要 20°，低温或满载时容易掉到 0° 以下 |
| 增益裕度 GM | > 10dB | 只写“要有裕度”，没有量化 |
| 补偿类型选择 | Type II 用于电容 ESR 主导，Type III 用于需要更大相位提升 | 不看输出电容类型，统一用 Type III |
真正动手判别时，我习惯按“三问”走：第一问，穿越频率落在输出电容 ESR 零点之前还是之后？之前用 Type II，之后用 Type III。第二问，相位曲线在穿越频率处还有多少余量？小于 30° 就要加零点提前抬相位。第三问，高频增益有没有被刻意压低？没有的话容易把开关噪声放大，示波器上看输出会有毛刺。这套流程几乎能解掉试题里 80% 的环路题，剩下的就是代入具体数值计算。
3. 试题与真实项目的映射：把卷面分变成调试台上的判断力
很多人困惑的是：试题答案算得对，到了实验室还是调不出一个稳定的电源。这不是动手能力差，而是没有把卷面上的计算项和测试项对应起来。这一章我把试题里三类常见题目分别映射到调试台上的具体动作，按我的习惯给出对应关系。
3.1 计算题对应调试台上的哪些测量项
试题里的计算题不是白算的，每个数值在调试台上都有对应的测量点。我把常考的映射关系整理成了一张表，带新人时就让他们按这个表去核对，既能验证计算，也能快速定位问题。
| 试题计算项 | 调试台测量项 | 常见偏差与说明 |
|---|---|---|
| 占空比 | 开关节点波形占空比 | 实测值比计算值略大，因为要在导通支路上扣掉 MOS 和电感压降 |
| 电感峰值电流 | 电流探头测电感电流 | 实测尖峰比计算值高，多出的部分是二极管反向恢复或寄生振荡 |
| 输出纹波 | 示波器 AC 耦合测输出 | 探头地线夹带来的噪声可能比真实纹波还大，要换短接地弹簧 |
| 环路相位裕度 | 环路分析仪或注入法实测 | 计算值 60°，实测常常只剩 40°，原因是寄生参数和电容老化 |
这里插一句关于测量偏差的认知。计算值一定和实测值对不上，这是常态，不是事故。让人翻车的从来不是“对不上”，而是“不知道哪个环节差出来的”。比如电感电流的实测尖峰偏高，第一反应应该是看探头带宽和地线接法，而不是怀疑计算。我见过某开发者花了两个晚上找“计算错误”，最后发现是电流探头没做消磁，低频分量被滤掉了一部分。
3.2 概念题对应设计评审里的哪些质疑
试题里还有一类概念题，比如“为什么用同步整流”“死区时间设多少合适”“反馈电阻的取值为什么是这些”。这类题在真实项目里对应的是设计评审时被打断的瞬间。面试官问概念题，本质上是模拟一次 design review，看你能否把“我按参考设计做的”升级成“我理解它为什么这样设计”。
以死区时间为例子，试题只会问你“要不要加死区”，真实评审会追问“加多少”。我的经验是：先按 MOS 栅极电荷和驱动能力估算死区下限，再实测死区期间的体二极管导通压降波形，确认没有直通且没有过长的体二极管导通时间。如果试题里出现了“死区时间长会导致什么”的选项，正确答案是“体二极管导通时间增加，反向恢复损耗上升”，而不是“效率一定下降”——轻载下死区时间稍长可能反而降低振铃，这就是概念题里常见的非预期情况。
3.3 分析题对应失效排查的哪些思路
最后是分析题，常以“某电源上电烧 MOS 管，可能原因是什么”为题干。这类题在真实项目里对应的是故障排查。新手最容易犯的错是把所有可能原因罗列一遍，显得没有重点。有经验的工程师会先按破坏机理分层排查。
我一般按四层来分：第一层是过压破坏，看 Vds 波形有没有超过 MOS 耐压，重点查漏感尖峰和关断速度；第二层是过流破坏，看峰值电流有没有超过规格，重点查饱和、软启动和限流点；第三层是过热破坏，看有没有在高温满载下长期运行，重点查热阻和损耗分布；第四层是驱动破坏，看栅极波形有没有振铃、米勒平台有没有异常。试题给的情景里，如果说了“上电瞬间损坏”，优先想过压和过流；如果说“运行一段时间后损坏”，优先考虑热累积。有了层级，答案就不会散。
4. 用这套试题做三遍自测，把知识盲区变成学习路径
拿到试题文档，最高效的用法不是从头做一遍对答案，而是按三遍法把每道题榨干。第一遍暴露盲区，第二遍补设计细节，第三遍验证真懂还是假懂。这套方法我带过几轮人了，效果比反复刷题好得多。
4.1 第一遍：限时闭卷，标记“写不出来”的题
第一遍模拟真实考试场景：闭卷、限时 90 分钟、不允许翻手册和查资料。这一遍的目的不是得高分，而是诚实地标记出哪些题看一眼就知道怎么做，哪些题完全没思路，哪些题做到一半卡住。我建议用一张简单的自测记录表，每道题一行，考完立刻填写，趁记忆还热。
| 题号 | 考点 | 我的结果(对/错/半对) | 卡住的环节 | 初步怀疑的知识缺口 |
|---|---|---|---|---|
| 1 | Buck 电感计算 | 半对 | 没算峰值电流 | 对 CCM/DCM 边界理解模糊 |
| 2 | 反激匝比 | 错 | 先算了电感 | 设计顺序不清晰 |
| 3 | 环路相位裕度 | 对 | 无障碍 | 无 |
填完这张表，你就有了一个明确的学习清单，而不是“感觉哪里都差点”。注意一个细节：第一遍一定要限制时间，不限制时间的话，你会用查资料的方式慢慢磨出正确答案，把知识缺口盖过去。限时逼出来的“卡住”才是真实的卡住。我见过某个 A 同学，第一遍自测时在反激匝比那题磨了 40 分钟，最后算对了，他以为自己是会的，直到限时重做才暴露出来。
4.2 第二遍：拿着数据手册重新做设计题
第二遍只重做两类题：一类是第一遍彻底没思路的，另一类是设计计算题。这一遍允许翻数据手册，但有一个硬性要求——每个参数都要能从手册里找到出处，找不到就当作不会做。
以 Buck 电感题为例子，第一遍用的假设是“纹波系数取 0.3”，第二遍就要换成数据手册里推荐的纹波范围，同时查电感的感值、饱和电流、DCR 和封装尺寸，按实际库存情况选定型号。接着把第一遍的公式再用实际参数跑一遍，看看在真实器件约束下，原来的设计假设还能不能成立。这个步骤看起来慢，但它是从“做题”到“做设计”的分水岭。
具体操作上，我按五步来：
- 确定芯片的开关频率范围，选一个实际可用的频率；
- 从手册里找参考设计或内部补偿说明，确定环路补偿类型；
- 按手册电感的推荐范围选感值，再用峰值电流公式验证饱和裕量；
- 查输出电容的 ESR 和额定纹波电流，确认满足输出纹波要求；
- 把以上所有参数代入计算脚本，对比第一遍的答案，写出差异原因。
做完这五步，你再看原来的试题答案，会觉得很多题目条件不足，必须自己补充合理假设才能算下去。这就是真实设计的常态。
4.3 第三遍：用仿真和实测验证答案
第三遍是验证真懂的环节。空说“我理解了”不算数，要看到波形和计算对上。没有实验条件的人，至少要跑仿真；有条件的人，直接在测试板上验证。
仿真验证的要点是看四个波形：开关节点波形、电感电流波形、输出纹波波形、启动时的电压过冲。开关节点波形看占空比和振铃，振铃太大说明吸收电路参数不合理；电感电流波形看工作模式，满载应该稳定在 CCM；输出纹波看高频毛刺是否超标；启动波形看是否过冲超过额定电压的 5%。
对应到试题，每道计算题都要能落到这四个波形里的一个。算占空比就去看开关节点波形的占空比；算电感就去看电感电流的斜率；算环路补偿就去看负载瞬态响应的恢复时间。我见过一个开发者，把环路补偿的零极点算得很漂亮，但负载瞬态时输出电压要 2ms 才恢复，实测相位裕度不到 20°，他这才意识到自己把输出电容的 ESR 用错了代数值。第三遍的目的就是抓住这类“看起来会了，实际没会”的时刻。
5. 避坑：开关电源试题里最常见的五个“感觉对了但错了”
这一章专门讲试题里最容易出错的地方。每一条都是我在实际项目中遇到过的翻车经验，写成现象、原因、解决三段，方便你对照自查。
5.1 占空比算对了，电感纹波却设错了
现象：按公式算出了感值，画电感电流波形也觉得没问题，但实测发现满载时电流已经断续，输出纹波翻倍。
原因：只用了 CCM 最小电感公式，没有按最小负载电流校核。很多试题只让你算一个感值，没说负载范围，于是你默认满载 CCM，忽略了轻载进入 DCM 的可能。DCM 下环路增益变化、瞬态响应变慢，运行起来会有额外的损耗和噪声。
解决：算完电感后，用最小负载电流重算一次临界感值。如果最小负载是 0.2A，满载 2A，临界感值可能要大一倍；此时要么加大电感，要么接受 DCM 并给出对应的补偿方案。试题里如果给了负载范围，这基本就是考点所在。
5.2 照抄参考设计做环路补偿，低温满载就振荡
现象：常温下电源输出稳定，放到低温箱里满载运行，输出电压开始周期性振荡，伴随轻微啸叫。
原因：参考设计的环路是在常温下整定的。低温下电解电容 ESR 升高、容值下降，输出零点和极点位置整个漂移，相位裕度显著缩减。试题只给了固定条件下的 Bode 图，但真实设计必须考虑温度范围。
解决：在设计阶段把输出电容的 ESR 按全温度范围的最小值和最大值各算一遍环路，确认最小相位裕度不小于 30°。如果始终不够，换低 ESR 的陶瓷电容与电解电容并联，或者改用 Type III 补偿把相位抬上来。
5.3 反激变压器先算了电感，后定匝比
现象：感值算对了，上电后 MOS 管应力超标，换更高耐压的管子后又发现效率上不去。
原因：设计顺序错了。先算电感会让人忽视反射电压对 MOS 应力的决定性影响，等到算完应力发现超标，只能推翻重来。
解决：按照 2.2 节设计的顺序，先定反射电压和匝比，再算感量。这是一个硬性顺序，我在一次带人的时候，对方按“先电感、后匝比”的顺序算了一下午，最后发现 MOS 要换成更高耐压的型号，整个设计回炉。从那以后我要求所有设计必须先写匝比再写感量。
5.4 只盯直流增益，不看相位裕度
现象：环路 Bode 图看起来增益曲线很低频段很高，中频段穿越漂亮，觉得系统就是稳定的。
原因：增益和相位是两个维度，增益大不代表相位余量足够。很多人在试题里看到穿越频率处的增益曲线平滑下降，就漏了相位曲线在同一个频点可能已经接近 -180°。相位裕度算出来可能只有 10°，系统实际上处于临界稳定状态。
解决：在看 Bode 图时强迫自己每次先回答两个问题：穿越频率是多少？那个频率处的相位是多少？两个问题答不上来，就说明还没真正读懂这张图。试题如果只给增益曲线不给相位曲线，正确做法是声明“缺少相位信息，无法判断稳定性”——这往往就是标准答案之一。
5.5 实测波形异常，第一反应是怀疑仪器坏了
现象：示波器上看到输出纹波带有一串高频振铃，第一反应是换探头、检查接地，折腾一圈后发现振铃还在，最后才想到是电源本身的问题。
原因：探头接地线过长会引入共模噪声，振铃形态容易误导人。但反过来，也有一种情况是探头没问题，电源真的在振荡。判断失误的关键在于：没有先做一个对照测试确认测量系统本身可靠。
解决：把探头接在测试板上同一个测试点，分别用短接地弹簧和长接地线测一次，两次波形差异大，就是测量引入的；差异小，就是电源自身的真实行为。这个对照只要一分钟，能省掉整个下午的无效排查。我在试题里看到“测量到高频噪声，最可能是哪项原因”这类题时，也会先把“测量方法问题”放在待选列表的前面，因为它是真实项目里最高频的坑。
6. 把一道环路题做成一次实测：从“会做题”到“会验证”
最后说一个具体技巧：把你刚做完的环路补偿题，用信号注入法在真实电路上验证一遍。这个方法能彻底区分“会做题”和“真会设计”，也是我认为这套试题最有价值的一条进阶路径。
做法不复杂：在反馈回路里串联一个小阻值电阻，常见取 10~100Ω，用信号发生器经过隔离变压器把正弦扰动注入这个电阻两端，然后用示波器的两个通道同时测扰动点的输入和输出，通过比较两个信号的幅度和相位差，就能画出实际的开环增益与相位曲线。很多带环路分析的仪器内置了完整的扫频功能，操作上只需要按菜单设置起始频率、终止频率和扫频幅度。没有的话，手动取几个频点也能大致画出一条 Bode 图。
实测时最值得关注的是两个点：第一个是穿越频率和计算值的偏差，如果差了一倍以上，回头查输出电容容值是不是随偏压下降了；第二个是相位裕度和计算值的偏差，常见原因是电解电容的 ESR 随频率变化，计算时用的典型值在 100kHz 处已经失真。我第一次做这个实测时，算出来相位裕度 65°，实测只有 38°，当时以为是仪器设置错了，折腾了半天才意识到是输出电容老化导致 ESR 上升，零点频率比计算的低很多。
这个习惯我保留到现在：凡是带环路的电源设计，交付前必做一次实测 Bode 图，并把计算值与实测值存档对比。久而久之，你会发现自己的计算模型越来越准，试题里那些判断稳定性的流程，在真实示波器上都能一一对应。这就是从“会做题”到“会验证”的转折点。希望帮到你。
本文还有配套的精品资源，点击获取
