1. 低功耗TX-RX电路为什么成了行业焦点

1.1 从“能通信”到“敢通信”：功耗预算倒逼出来的需求

前两年我负责一款运动手环的射频选型，产品定义里有一条硬指标：内置一颗45mAh的微型电池，连续监测场景下整机续航不能低于14天。拿到这个指标的时候，硬件团队的第一反应是“不可能”——因为按当时的常规蓝牙方案，接收链路常开的功耗大约在mA级别，再加上传感器和主控，撑三天就是奇迹。

后来我们靠占空比把接收窗口压到千分之一，才勉强跑到12天。那段时间我几乎每天都在看收发芯片的数据手册，反复抠RX current、sleep current、wake-up time这几个参数，也逐渐意识到一个问题：低功耗TX-RX集成电路早已不是“信号能不能通”的问题，而是“敢不敢一直通电”的问题。

早期物联网设备对射频芯片的要求很简单：灵敏度够、速率够、价格便宜。功耗虽然是重要指标，但不至于卡死整机设计。可随着设备数量爆炸式增长，一颗纽扣电池要撑一年甚至数年的需求越来越多，收发信机的功耗就从“锦上添花”变成了“一票否决”的关键项。谁能在发射和接收两条链路上把每毫瓦都省下来，谁就能定义下一代可穿戴、工业传感器、医疗贴片甚至卫星物联网终端的形态。

1.2 典型应用场景的功耗账单

我们可以把当前对低功耗TX-RX芯片需求最旺盛的几类场景拉出来，逐一算一笔功耗账，这样更容易理解行业的发力点。

从这张表能看到一个共性：绝大多数场景并不需要芯片持续满负荷收发，而是需要它“绝大多数时间睡着，需要时以极低代价醒来，并在极短时间内把话说完”。所以衡量一颗低功耗收发芯片的能力，不能只看发射功率和接收灵敏度，更要看整体状态机的设计和切换开销。

1.3 功耗、成本与体验的三角博弈

低功耗不是免费午餐。把RX电流从5mA压到2mA，可能需要在射频前端结构上做很大改动，包括更复杂的匹配网络、更先进工艺、更强的数字校准；把深度休眠电流从1uA压到100nA，则需要额外的电源管理电路和更精细的衬底偏置方案。这些都会直接推高晶圆成本和测试成本。

行业里有一句话：低功耗芯片的每一纳安，都是用真金白银换来的。所以终端厂商在选型时，并不总选指标最优的芯片，而是选“整机体验达标前提下成本最低”的方案。这也是市场上既有追求极致低功耗的专用芯片，也有强调性价比的通用型多协议芯片的重要原因。未来几年的方向不是一味追求参数世界纪录，而是在功耗、成本、集成度之间找到符合具体场景的最优解。

2. 收发链路里的每一毫瓦都要有去处：功耗构成拆解

2.1 发射链路三大耗电件：PA、频率合成器、数字基带

要理解低功耗TX-RX芯片的演进逻辑，先得弄清楚一颗芯片在收发瞬间的电量到底花在了哪里。拿发射链路来说，最大的耗电单元通常有三个。

第一是功率放大器（PA）。发射电流几乎被它主导，尤其是在2.4GHz频段，0dBm输出时整个发射链路电流大概在5-10mA，其中PA部分能占到一半以上。工程师们想了不少办法降低PA功耗，比如采用D类/极化架构提升效率、在功率回退时切换偏置点、用包络跟踪动态调整供电。但对于低功耗物联网芯片来说，发射功率本身就不高，PA效率改善带来的绝对节省有时不如优化发射总时长来得直接。

第二是频率合成器。每次发射前都需要锁相环重新锁定载波频率，这个过程耗时通常几百微秒，电流可能冲到数毫安。如果芯片状态机设计不够合理，频繁地开关锁相环，累计起来的功耗会非常可观。很多低功耗芯片专门设计了“快速启动”模式，在深度休眠期间保留一部分模拟域的偏置，让锁相环能在几十微秒内完成重锁，代价是休眠电流略微上升，整体权衡下来往往是划算的。

第三是数字基带和协议栈。BLE、Zigbee这样的协议在收发数据包时，需要进行CRC校验、加密、白化等处理。这些运算在MCU级别看不算重，但是在硬线逻辑和内存读写层面，每一次状态翻转都是在消耗动态功耗。低功耗芯片通常在基带部分采用异步时钟或门控时钟，在等待确认帧的空隙尽可能关断数字部分的时钟。别看单次节省只有零点几毫安，如果设备一天要上报几千次数据，累积效果就出来了。

2.2 接收链路：灵敏度与功耗的死结

接收链路的功耗优化比发射链路更难，因为接收机必须时刻准备捕捉微弱的期望信号，而灵敏度和功耗是一对天然矛盾。简单来说，接收灵敏度取决于链路噪声系数、带宽和干扰抑制能力，想在更弱信号下完成解调，通常需要更多级放大、更高精度的ADC、更复杂的滤波，这些模块的电流都不会小。

低功耗接收机目前的主流路线是极低中频或零中频架构，省掉了中频SAW滤波器，把更多功能放到片上。这条路线本身很成熟，难点在于如何用数字校准去弥补模拟前端的不一致性，从而在保证灵敏度的前提下把RX电流压低。比如某款定位在nA级休眠电流的Sub-1GHz芯片，标称接收灵敏度是-110dBm，接收电流却只有3.5mA左右，靠的就是对LNA增益档位和混频器偏置做精细的动态调整。

另一个经常被忽视的指标是“灵敏度随供电电压下降而恶化”的程度。不少低功耗设备使用1.2V甚至1.1V供电，如果芯片内部的LDO压降设计不合理，低电压下LNA线性度会明显变差，实际灵敏度比标称值低3-5dB，系统为了补偿灵敏度就不得不提高发射功率或增大重传次数，整体功耗反而上升。选型时不能只看灵敏度的标称值，要看低电压、全温度范围内的实测表现。

2.3 占空比与低功耗监听：省电的真正杠杆

真正让物联网设备实现“一颗电池用五年”的，不是把接收电流压缩到极限，而是尽可能减少接收机开启的时间。这里的关键就是占空比（duty cycle）设计。以工业传感为例，如果每5分钟唤醒一次，每次收发窗口15ms，那么接收机平均功耗只有满占空比模式下的0.005%，小学数学就能算明白。

所以现在的低功耗收发射频芯片，都在状态机上做了非常大的投入。常见的技术包括：片上定时唤醒器，允许MCU和射频部分都进入深度休眠，由独立的低功耗RC振荡器定时唤醒；快速信道检测，芯片在几个微秒内完成对目标信道的能量探测，无信号立刻落回睡眠；以及事件触发的唤醒源，由GPIO、比较器或加速度计中断信号直接唤醒射频模块，而不需要MCU全程待命。

另外，低功耗监听（Wake-up Radio）也在从研究走向商用。这类芯片会内置一个功耗极低、灵敏度相对较低的辅助接收机，持续监听唤醒码；主接收机平时完全关断。唤醒码一旦匹配，主接收机再启动完成后续通信。辅助接收机的电流可以做到1uA以下，虽然灵敏度不如主接收机，但在一些链路预算不苛刻的场景里非常实用。

3. 行业演进：从分立RF到SoC级低功耗平台

3.1 工艺节点对功耗的影响：RF-SOI、FD-SOI与FinFET的取舍

聊到收发芯片的演进，工艺是绕不开的话题。前些年低功耗射频芯片普遍采用较成熟的130nm或90nm工艺，因为射频模块更看重模拟特性，不需要太激进的数字工艺，而且老工艺的IP库齐全、流片成本低。但这几年情况在变。

RF-SOI工艺在射频前端领域异军突起，它的优势在于衬底损耗低，可以把射频开关、LNA、PA做得更紧凑，还能与数字逻辑部分集成到同一颗芯片上。很多面向手机和物联网的射频前端模组已经转向RF-SOI。而在低功耗物联网SoC领域，FD-SOI工艺也开始获得青睐。FD-SOI可以利用衬底偏置技术动态调节晶体管的阈值电压，在睡眠时提高阈值大幅降低漏电，在工作时降低阈值保证性能。这种“背栅调控”能力，对追求极低休眠电流的收发一体芯片简直是量身定做。

FinFET工艺的漏电控制水平和数字逻辑密度更有优势，但它通常意味着更高的开发成本和更复杂的供电设计，目前在高端多协议的IoT SoC上有应用，但对于服务于传感器终端的中低端芯片来说，成本压力仍然偏高。行业里一个明显的趋势是：工艺选择不再一味追求“更先进”，而是追求“匹配功耗与成本目标”。

3.2 集成度的三次跳跃：射频前端、MCU、安全引擎

低功耗收发芯片的集成度演进，可以分成三个阶段来看。早期方案是“射频收发器+外部MCU”的分立组合，射频芯片只管模拟收发，协议栈跑在外挂MCU上。优点是灵活，缺点是系统整体功耗很难压低，因为两个芯片之间通信需要电平转换，且MCU无法针对射频唤醒做定制电源管理。

第二阶段是把MCU和射频收发器集成到一颗SoC里，协议栈和射频前端共享一颗晶粒。这是当前蓝牙SoC、Zigbee SoC的主流形态。集成之后，系统不再需要外部主控长时间轮询射频芯片的状态，收发状态机可以更精细地控制内部各个电源域。一颗芯片的深度休眠电流往往能做到1uA以下，整机设计大大简化。

第三阶段是在SoC里进一步集成了安全引擎、传感器接口、电源管理甚至定位引擎。典型的例子是集成了AES-128/256硬件加解密、支持事件驱动的传感器读取接口，以及针对资产追踪优化的到达角/出发角定位硬件。集成安全引擎的意义不仅在于省掉一颗安全芯片，更在于加密操作不需要唤醒主CPU，这对低功耗场景非常关键。

3.3 新一代收发架构：事件驱动、Wake-up Radio与能量收集

再往前看，收发芯片的架构正在从“周期唤醒”走向“事件驱动”。“周期唤醒”相当于定闹钟，每隔固定时间醒来听一听；而“事件驱动”是让芯片具备感知能力，只在真正需要通信时才进入工作状态。实现事件驱动需要射频芯片和传感器深度融合。例如人体存在传感器检测到目标靠近，立即通过内部互连总线触发射频模块发送报警帧，整个过程可以做到主CPU不参与，功耗开销极小。

能量收集是另一个正在落地的方向。环境光、温差、振动都能提供微量电能，但这些能量的输出特性是电压低、波动大、电流小。新一代低功耗TX-RX芯片开始把能量收集管理单元直接集成进来，可以接受低至0.3V的输入电压，并通过内置的升压/降压转换器为系统稳定供电。配合超低功耗的唤醒机制，一个无电池的温湿度传感器节点已经可以做到长期免维护运行。

从这些架构变化可以看出，低功耗收发芯片的竞争已经不局限于射频前端性能，而是扩展到了整个系统的能量调度能力。哪家能把“能量从哪里来、存到哪里、何时用掉”这条链路管理好，哪家就更有可能做出真正颠覆性的产品。

4. 全球产业链格局与行业竞速方向

4.1 设计-制造-封测的价值分配

低功耗TX-RX集成电路的产业链条，大体可以分为芯片设计、晶圆制造、封装测试、终端集成四个环节。设计环节的价值密度最高，核心壁垒集中在射频模拟设计经验、低功耗数字状态机设计、协议栈移植能力和量产校准算法上。制造环节则由几大主流晶圆厂主导，节点选择覆盖了从180nm到22nm的宽阔区间。

封装测试环节的变化其实被很多人低估了。低功耗芯片为了降低寄生参数和系统体积，越来越多采用晶圆级芯片封装（WLCSP）、扇出型封装和系统级封装（SiP）。SiP可以在一颗封装里容纳射频芯片、晶振、无源匹配网络、甚至天线，极大简化终端设计，但封装内互连的寄生电阻和热耗散需要经验积累。测试环节则因为低功耗芯片的休眠电流达到nA级，常规ATE机台很难测准，需要专门的nA级电流测试方案和非常长的测试时间，这部分成本占芯片总成本的比例可能高达20%-30%。

产业链各环节的定位也在分化。设计公司试图通过多协议SoC抢占更多终端应用，晶圆厂则在为不同功耗目标的芯片提供差异化平台，封测厂则往“集成无源器件+模组级测试”的方向延伸。未来很难有一家公司从头包到尾，协作效率将成为行业竞争的重要变量。

4.2 关键厂商与主打产品位次

这里不点名具体公司，但可以从产品位次的角度梳理一下当前的竞争态势。第一梯队主要是几家拥有多年射频设计积累的头部芯片厂商，它们的产品线横跨BLE、Zigbee、Thread、Sub-1GHz多协议，具备完整的协议栈和工具链，终端出货量以亿为单位。它们的特点是新工艺导入速度不快，但稳定性极高，常见于品牌终端的中高端机型。

第二梯队是这几年靠低功耗性能异军突起的厂商，通常选择在某个特定频段或特定协议上做出极致功耗指标，例如把BLE SoC的休眠电流压到500nA以下，或把Sub-1GHz收发器的接收电流做到3mA以下。这类厂商在细分市场很有竞争力，但在多协议支持和生态工具链上仍有短板。

第三梯队则是大量以成本为优先的芯片创业团队，它们常常直接购买IP进行集成，主攻智能家居、小家电、照明控制等价格敏感市场。这些芯片的恶劣环境可靠性和长期一致性是潜在风险，但价格优势明显，出货量成长速度也很快。

从位次变化看，低功耗收发芯片市场的排名并不是一成不变的。随着多协议融合成为趋势，生态能力的重要性会逐步超过单项功耗指标，这可能会让头部厂商的护城河更深。

4.3 标准协议与生态绑定

低功耗TX-RX芯片的发展离不开标准协议的牵引。短距通信里最具统治力的仍然是BLE，它从BLE 4.0到BLE 5.x再到最新的低功耗音频和广播扩展，核心演进方向始终是更低功耗和更灵活的通信模式。BLE的广播通道、扩展广播、周期性广播等机制，为事件驱动型应用提供了非常合适的通信骨架。

在智能家居和工业物联网领域，802.15.4系列协议（包括Zigbee和Thread）提供了mesh组网能力。低功耗mesh网络的关键在于睡眠节点如何与路由器节点高效同步，射频芯片需要支持精确的时隙同步和快速的收发切换。另一个重要方向是Wi-SUN和MiWi等基于Sub-1GHz的广域网状网协议，它们覆盖距离更远，更适合城市级基础设施。

生态绑定是芯片厂商最深的护城河之一。协议栈的稳定性、低功耗参数的调优、认证流程的顺畅程度，往往比芯片本身的射频性能更影响终端厂商的选型。比如一颗芯片标称灵敏度极高，但协议栈在频繁断线重连时耗电严重，终端厂商最终仍会放弃它。因此，当前行业竞争很大程度是“整体方案”的竞争，而非单一指标的比拼。

4.4 市场增长的驱动信号

从需求侧看，低功耗TX-RX集成电路的增长主要由几个信号推动。一是智能家居设备的渗透率持续提升，门锁、传感器、照明、安防设备的数量还在增长，每一类设备都需要低功耗通信能力。二是工业无线传感器从试点走向规模部署，特别是预测性维护场景，振动、温度、电流传感器的大量布点，要求节点功耗足够低，才能避免频繁更换电池的运维负担。三是医疗级可穿戴和消费级健康设备持续迭代，对连续监测、小型化、长续航的需求几乎没有天花板。四是基础设施数字化带来的资产追踪需求，包括托盘、集装箱、工具、贵重物品的实时定位，这些标签设备数量巨大，对芯片成本极其敏感。

这些驱动信号叠加在一起，让低功耗TX-RX芯片市场在未来几年仍能保持两位数左右的年复合增长。而增长的重点不只是数量，还包括单位芯片价值的提升——因为越来越多设备开始要求多协议支持、安全引擎、定位能力等附加功能，单颗芯片的附加价值在上升。

5. 选型与落地：那些规格书里不会写的事

5.1 标称电流与实测电流的差距

我在实际项目中反复遇到过同一个问题：芯片数据手册上的接收电流看起来很漂亮，但整机测试时功耗却高出一大截。这里面的水分主要来自三个地方。

第一个是电源电压。很多芯片的标称电流是在1.8V或3.3V下测出来的，如果你的设备用1.1V或0.9V供电，芯片内部LDO的压差会变大，对应的效率下降，实际电流自然上升。第二个是环境温度。射频芯片的静态电流受温度影响明显，在-20℃和85℃下，同一颗芯片的接收电流可能相差30%以上，数据手册上通常只给常温值。第三个是退避和重传机制。规格书上的接收电流是“无干扰、一次成功接收”的理想值，真实环境里存在背板干扰、多径衰落、确认帧超时，芯片会在RX和TX之间频繁切换，平均电流远高于静态指标。

所以建议终端工程师在选型阶段，不要只看数据手册，而是要求供应商提供“典型工作场景下的电流实测曲线”，最好能拿到参考板进行自己实测。如果供应商连实测数据都提供不出来，说明它的测试基建或产品风险管控能力存在疑问。

5.2 天线匹配、晶体与电源纹波的次生功耗

低功耗系统里还有很多被忽视的“次生功耗”来源，它们并不直接体现在射频芯片的规格书里，却会显著影响整机续航。

天线匹配是最大的隐性因素。如果天线阻抗失配严重，发射链路会把一部分功率反射回PA，导致PA额外发热，电流上升；接收链路则可能因为回波损耗过大而损失灵敏度，系统为了维持误包率不得不提高发射功率或增加重传。很多低功耗设备为了省成本，把天线做成PCB走线形式并且不做精细匹配，结果整机功耗比参考设计高出20%以上。

晶体的选择和PCB布局同样重要。低功耗芯片的唤醒时间取决于晶振的起振速度，如果晶体负载电容不匹配或起振余量不足，芯片会在唤醒阶段消耗更长的电流峰值，这种损耗在频繁唤醒的场景会累积得非常快。另外，数字电路和射频电路共享电源时，电源纹波会恶化相位噪声和接收灵敏度，接收机需要更长时间停留在高增益状态，也会额外耗电。

5.3 认证、量产测试与低功耗一致性

低功耗芯片的另一个坑在量产一致性。一些芯片在开发阶段测出来的休眠电流和接收电流都非常好，但批量贴上产线后，由于晶圆工艺偏差，一部分芯片的休眠电流翻倍甚至翻三倍，整机续航就会完全失控。

出现这种问题的原因往往是芯片内部电流基准或偏置电路对工艺角过于敏感。有经验的硬件团队会把“低功耗参数CPK”作为供应商评估的指标之一，要求供应商提供多批次、多温度点的参数分布。量产阶段的低功耗测试也很有讲究，常规测试机台测到微安级别误差尚可忍受，但nA级电流得使用专门的源表，并且要做很长的稳定时间，否则测量值毫无意义。

另外，认证测试对功耗也有潜在影响。某些区域市场会要求低功耗设备做射频暴露评估，如果芯片的发射频谱不够干净，可能需要增加外部滤波或者降低发射功率，进而改变整机功耗模型。这些都应该在选型早期就纳入考虑，而不是等产品定型后再来补救。

5.4 未来几年值得关注的方向

如果把视角放得更远一些，我觉得下面几个方向会深刻影响低功耗TX-RX集成电路行业的走向。

第一是“无电池化”的加速。能量收集能力会从高端芯片逐步下放，未来的智能楼宇传感器、结构健康监测节点会用上更多免电池方案，这对芯片休眠电流和冷启动能力提出更高要求。第二是“多协议共存”成为标配。终端设备越来越需要同时支持BLE、Zigbee、Thread甚至私有协议，未来的低功耗芯片必须能在不增加太多功耗的情况下动态切换协议。第三是“AI辅助的功耗管理”从云端走向端侧。芯片内部的状态机可能引入简单的预测算法，根据历史通信模式自动调整唤醒周期和发射功率，把功耗再压低几个百分点。第四是安全与功耗的协同设计。随着物联网设备面临的安全威胁升级，芯片需要在超低功耗预算下完成更复杂的密钥协商和数据加密，这需要新的密码学算法和硬件架构共同突破。

作为一个在这个行业摸爬滚打了多年的工程师，我最大的体会是：低功耗收发芯片的进步从来不是靠某一项黑科技，而是靠无数个小小的毫瓦级创新叠加而成。从PA效率提升一两个百分点，到状态机切换时间缩短几十微秒，再到休眠漏电降低几百纳安，每一步单看都不起眼，但组合在一起，就能让一颗纽扣电池从支撑几天变成支撑数年。下一个颠覆性产品，很可能就藏在这些细节的持续打磨里。