1. 射频探针 Pad Layout 设计的整体思路拆解
1.1 为什么 Pad Layout 是射频在片测试的第一道生死线
做射频在片测试的人都有一个共识：探针台上一半的测量异常，根子不在仪器、不在校准件，而在 Pad Layout。我见过太多案例，芯片设计阶段仿真结果漂亮得不行，流片回来一上探针台，S 参数一塌糊涂，插损莫名其妙多了 1 dB，回波损耗在某个频点突然塌下去。排查半天，最后发现是 Pad 尺寸开小了、地 Pad 间距不对、或者 Pad 到 DUT 的过渡线太长。
射频探针的 Pad Layout 设计，本质上要同时解决三个问题：探针能不能可靠落针、落针之后接触是否可重复、信号从探针尖端到 DUT 的传输路径是否可控。这三个问题任何一个没处理好，测量数据就不可信。而这三个问题又互相牵制——Pad 开大了好落针，但寄生电容上去了；地 Pad 拉近了屏蔽好，但探针本体可能干涉；过渡线做短了损耗小，但阻抗匹配可能来不及做。
所以 Pad Layout 不是画几个矩形那么简单，它是一套从机械接触到电磁传输的系统工程。这篇文章我会从实际项目经验出发，把 GSG Pad 的尺寸选择、间距设定、过渡线设计、地屏蔽处理、以及常见踩坑点全部拆开讲清楚，让你拿到一个可复现的设计流程。
1.2 从探针尖端反推 Pad 尺寸的设计逻辑
很多人设计 Pad 的顺序是错的——先按 DUT 的版图布局画 Pad，再去找探针来配。正确的顺序应该反过来：先确定用哪款探针，拿到探针的尖端尺寸和 Pitch 规格，再反推 Pad 的尺寸和间距。
原因很简单，射频探针的 Pitch（针尖间距）是固定的几个标准值，常见的有 100 μm、150 μm、200 μm、250 μm。你选了 150 μm Pitch 的探针，那 GSG 三个 Pad 的中心间距就必须是 150 μm，信号 Pad 和地 Pad 的间隙就由针尖宽度决定。如果你先画 Pad 再选探针，很可能出现探针 Pitch 和 Pad 间距对不上，或者针尖落在 Pad 边缘甚至压到 Pad 之间的介质上，接触电阻直接爆掉。
我通常的做法是：确定测试频率范围和 DUT 的阻抗要求后，先选探针型号，拿到探针的 datasheet，重点看四个参数——Pitch、针尖宽度（Tip Width）、针尖长度（Tip Length）、以及探针的推荐 Overdrive 范围。然后根据这些参数来定 Pad 的尺寸。
具体来说，Pad 的宽度一般取针尖宽度的 2 到 3 倍。比如针尖宽度是 10 μm，Pad 宽度就取 20 到 30 μm。为什么不是越大越好？因为 Pad 本身是一个金属块，它对地有寄生电容，对相邻 Pad 有寄生耦合。在毫米波频段，一个 50 μm × 50 μm 的 Pad 带来的寄生电容可能就有几 fF 到十几 fF，这个量级在 60 GHz 以上已经足以让匹配网络失谐。
Pad 的长度方向也有讲究。探针落针时有一个 Overdrive 动作，针尖会在 Pad 上向前滑移一段距离。如果 Pad 在探针滑移方向上太短，针尖可能滑出 Pad 边缘。一般 Pad 长度取 50 到 100 μm，具体取决于探针的 Overdrive 量和针尖的滑移轨迹。我个人的经验值是：Pad 长度至少要比针尖滑移距离多出 20 μm 的余量。
1.3 GSG 与 GS 方案的选择依据
射频探针的 Pad 配置主要有两种：GSG（地-信号-地）和 GS（地-信号）。GSG 是最常用的，因为它提供了共面波导式的传输环境，信号 Pad 两侧都有地 Pad，电磁场被约束得比较好，过渡到 DUT 的传输线也容易做阻抗控制。GS 方案一般用在频率较低或者空间极度受限的场景，它的回流路径不如 GSG 干净，高频下辐射损耗会明显一些。
选 GSG 还是 GS，核心看两个因素：频率和版图面积。频率超过 20 GHz，我基本无脑选 GSG，因为 GS 方案在高频下的回流路径不明确，S21 的相位会有额外的不确定性。如果版图面积实在紧张，比如多通道阵列测试，Pad 间距已经压到 100 μm 以下，那 GS 方案可以作为一个妥协选项，但要在仿真阶段就把 GS 的寄生模型建准。
还有一个变种是 GSGSG，用于差分信号的测试。差分探针的 Pad Layout 更复杂，因为除了信号和地的排布，还要考虑差分对之间的耦合平衡。差分 Pad 的设计我会在后面的章节单独展开。
2. Pad 尺寸、间距与过渡线的核心参数解析
2.1 Pad 尺寸的电磁权衡与具体取值
Pad 尺寸的设计是一个典型的电磁权衡问题。从机械接触角度看，Pad 越大越好落针，接触电阻越稳定；从电磁性能角度看，Pad 越小寄生越少，过渡越干净。所以我们要找到一个平衡点。
先看信号 Pad。信号 Pad 的宽度 W_s 和长度 L_s 决定了它对地 Pad 的寄生电容。这个电容可以粗略估算为：
C_pad ≈ ε_eff × (W_s × L_s) / d
其中 ε_eff 是介质有效介电常数，d 是信号 Pad 到地 Pad 的间隙。以一个典型例子来说，W_s = 30 μm，L_s = 60 μm，d = 50 μm，介质是 GaAs（ε_r ≈ 12.9），那么 C_pad 大约在 5 到 8 fF 量级。这个电容在 40 GHz 时的阻抗大约是 500 Ω，已经和 50 Ω 系统不在一个量级，但它会和过渡线的电感形成谐振，影响带宽。
地 Pad 的尺寸一般比信号 Pad 大，因为地 Pad 还要承担探针地针的接触。地 Pad 宽度通常取信号 Pad 宽度的 1.5 到 2 倍，长度可以和信号 Pad 一致或稍长。地 Pad 之间（GSG 的两个地）在版图上通常是连通的，通过背孔或者侧面接地实现等电位。
Pad 的金属层选择也有讲究。最顶层金属（Top Metal）通常最厚，方阻最低，适合做 Pad。但如果 Top Metal 下面有密集的底层金属，Pad 对地的寄生电容会增大。我一般会在 Pad 正下方挖空底层金属，只保留必要的接地屏蔽层，这样可以把寄生电容压到最低。
2.2 Pad 间距与探针 Pitch 的匹配原则
Pad 间距必须和探针 Pitch 严格匹配，这是硬约束。但匹配之外还有几个细节要注意。
第一，信号 Pad 和地 Pad 的间隙（Gap）不等于 Pitch 减去 Pad 宽度。探针针尖有一定的锥度，针尖根部比尖端宽。如果 Gap 太小，探针本体可能碰到 Pad 边缘或者相邻 Pad。一般 Gap 至少取 20 μm，高频探针（比如 67 GHz 以上）的 Gap 建议取 25 到 30 μm。
第二，Pad 边缘的钝化层开窗要留足余量。钝化层开窗一般比 Pad 金属每边大 2 到 3 μm，防止探针落针时压到钝化层导致针尖损伤或者接触不良。但开窗也不能太大，否则 Pad 之间的介质暴露太多，高频下可能引入额外的表面波损耗。
第三，多通道探针的累积误差。如果是多通道阵列探针，比如 4 通道或 8 通道，每个通道的 Pitch 累积误差会叠加。这时候 Pad 间距的设计要留一定的容差，通常每个 Pad 的宽度可以比单通道时稍大，给探针对位留余量。
下面这张表是我在实际项目中总结的 Pad 尺寸推荐值，按频率分档：
| 频率范围 | Pitch (μm) | 信号 Pad 宽 (μm) | 信号 Pad 长 (μm) | Gap (μm) | 地 Pad 宽 (μm) |
|---|---|---|---|---|---|
| DC-20 GHz | 150-250 | 40-60 | 80-100 | 25-30 | 60-100 |
| 20-40 GHz | 100-150 | 30-50 | 60-80 | 20-25 | 50-80 |
| 40-67 GHz | 100-150 | 25-40 | 50-70 | 20-25 | 40-60 |
| 67-110 GHz | 75-100 | 15-25 | 30-50 | 15-20 | 25-40 |
注意：这张表是起点，不是终点。实际取值还要结合探针型号、介质材料、金属层厚度做微调。特别是 67 GHz 以上，Pad 尺寸对性能的影响非常敏感，建议每版流片都做几个不同尺寸的 Pad 做对比测试。
2.3 从 Pad 到 DUT 的传输线过渡设计
Pad 到 DUT 之间的过渡线是整个链路里最容易出问题的环节。这段线通常只有几十到几百微米长，但在高频下它的寄生参数足以让匹配完全跑偏。
过渡线的核心设计目标是：从 Pad 的寄生环境平滑过渡到 DUT 的输入阻抗。Pad 本身可以看成一个电容，过渡线是一个电感，DUT 输入是一个复阻抗。三者串联起来，如果设计不当，就会在某个频点形成谐振或者反谐振。
我常用的过渡线方案是共面波导（CPW）或者接地共面波导（GCPW）。CPW 的优点是阻抗由中心导体宽度和间隙决定，设计公式成熟，仿真和实测吻合度高。GCPW 在 CPW 基础上加了背面地，屏蔽更好，但背面地的距离会影响有效介电常数，需要重新提取。
过渡线的长度要尽量短，但也不能短到无法做阻抗匹配。一般来说，过渡线长度取 50 到 200 μm 比较合适。如果 DUT 的输入阻抗偏离 50 Ω 较多，过渡线可以设计成一段渐变线或者多节匹配网络，把阻抗从 Pad 端的等效阻抗变换到 DUT 的输入阻抗。
过渡线的宽度选择要兼顾损耗和阻抗。以 50 Ω 为目标，在 GaAs 上 CPW 的中心导体宽度大约在 20 到 40 μm，间隙在 15 到 30 μm。具体值要用电磁仿真提取，不能直接套公式，因为 Pad 的存在会改变过渡线起始端的边界条件。
2.4 地屏蔽与串扰抑制的处理技巧
在 Pad Layout 中，地屏蔽的设计直接决定了通道之间的隔离度和测量的可重复性。
第一个技巧是地 Pad 的连通方式。GSG 的两个地 Pad 在版图上要尽可能近地连通，最好用多条宽金属带连接，并且在 Pad 附近打背孔到背面地。这样做的目的是让地回流路径尽可能短，减少地电感。地电感在高频下会引入共模阻抗，导致 S 参数测量出现额外的相位偏移。
第二个技巧是相邻通道之间的屏蔽。如果是多通道测试，通道之间的 Pad 要用地墙隔开。地墙可以是金属条加背孔阵列，也可以是深沟槽隔离。地墙的宽度一般取 10 到 20 μm，背孔间距取 50 到 100 μm。地墙的高度（即金属层堆叠）要尽可能贯穿所有金属层，形成完整的屏蔽腔。
第三个技巧是Pad 下方的接地屏蔽层。在 Pad 正下方保留一层完整的接地金属，可以有效地把 Pad 的电场约束在 Pad 和地之间，减少向衬底泄漏的场。但这层地会增大 Pad 的寄生电容，所以要在屏蔽效果和寄生电容之间做权衡。我的经验是：频率低于 40 GHz 时，Pad 下方可以保留完整地；频率高于 40 GHz 时，Pad 下方地要做网格化处理，网格的开口率控制在 50% 到 70%。
3. 完整 Pad Layout 设计流程与实操记录
3.1 设计前的参数确认清单
在动手画版图之前，我会先填一张参数确认表。这张表看起来繁琐，但能避免后面反复改版。表格包含以下内容：
- 测试频率范围（起始频率、截止频率、关键频点）
- DUT 的输入输出阻抗（标称值、容差范围）
- 选定的探针型号（Pitch、针尖宽度、Overdrive 范围）
- 介质材料（ε_r、损耗角正切、厚度）
- 金属层堆叠（Top Metal 厚度、底层金属分布）
- 测试环境（探针台类型、校准基板类型、校准方法）
- 通道数（单通道还是多通道阵列）
这张表填完之后，Pad 的基本尺寸范围就确定了。比如探针 Pitch 是 150 μm，那 GSG 三个 Pad 的中心间距就是 150 μm，信号 Pad 和地 Pad 的间隙就由针尖宽度和 Gap 要求共同决定。
3.2 Pad 尺寸计算与电磁仿真验证
参数确认后，进入尺寸计算阶段。我一般分三步走：
第一步，机械尺寸计算。根据探针的针尖宽度 W_tip 和 Overdrive 量 OD，计算 Pad 的最小宽度和长度：
W_pad_min = W_tip + 2 × 工艺余量（一般取 5-10 μm） L_pad_min = OD × tan(θ) + W_tip + 2 × 工艺余量
其中 θ 是针尖的滑移角，一般取 5° 到 10°。以 W_tip = 10 μm，OD = 50 μm，θ = 8° 为例，L_pad_min = 50 × tan(8°) + 10 + 10 ≈ 27 μm。实际取 50 μm 留足余量。
第二步，电磁尺寸优化。把机械尺寸作为初始值，在三维电磁仿真软件里建 Pad + 过渡线 + DUT 输入级的模型。扫描 Pad 宽度、长度、Gap 三个变量，看 S11 和 S21 的变化。目标是让 S11 在带内优于 -15 dB，S21 的平坦度在 ±0.3 dB 以内。
第三步，寄生参数提取。从仿真结果里提取 Pad 的等效电容和过渡线的等效电感，建立集总参数模型。这个模型可以用来指导 DUT 输入匹配网络的设计，把 Pad 和过渡线的影响提前纳入匹配考量。
3.3 版图绘制要点与 DRC 检查
版图绘制阶段有几个容易忽略的细节：
Pad 的金属密度要均匀。如果 Pad 区域金属密度和周围差异太大，化学机械抛光（CMP）后会出现碟形凹陷，Pad 表面不平整，探针落针接触不良。解决办法是在 Pad 周围加 dummy metal 填充，填充密度和 Pad 区域接近。
Pad 边缘要做圆角处理。直角边缘在光刻和刻蚀后容易产生毛刺，高频下毛刺会形成局部场增强，导致击穿或者损耗。圆角半径一般取 2 到 5 μm。
钝化层开窗要套刻准确。开窗边缘到 Pad 金属边缘的距离要均匀，一般取 2 到 3 μm。如果套刻偏差导致一边开窗过大、一边过小，探针落针时可能压到钝化层。
DRC 检查除了常规的间距、宽度规则，还要额外检查几项：Pad 到 Pad 的间隙是否满足探针 Gap 要求、Pad 到划片槽的距离是否足够、Pad 下方是否有禁止布线的区域被误用。
3.4 流片后的实测验证与迭代
流片回来之后，先不要急着上 DUT 测试，先做三件事：
第一，用校准基板验证探针和 Pad 的接触重复性。在同一个 Pad 上反复落针 20 次，记录接触电阻的变化。如果接触电阻的波动超过 5%，说明 Pad 尺寸或者表面处理有问题。
第二，测 Pad + 过渡线的直通结构。在版图上设计一个 Pad-过渡线-Pad 的直通结构，测它的 S 参数。这个结构可以分离出 Pad 和过渡线的损耗，和仿真结果对比，验证模型的准确性。
第三，做多频点校准。用 SOLT 或者 TRL 校准方法，在多个频点校准，看校准后的残余误差。如果残余误差在某个频点突然变大，很可能是 Pad 的寄生参数在那个频点发生了谐振。
实测数据回来之后，和仿真做对比。如果偏差在可接受范围内，这版 Pad Layout 就可以固化到设计规则里。如果偏差较大，要分析是仿真模型的问题还是工艺偏差的问题，下一版做针对性修正。
4. 常见问题排查与避坑经验实录
4.1 落针接触不良的典型原因与排查路径
落针接触不良是射频在片测试里最高频的问题。表现是接触电阻偏大、S 参数噪声大、或者校准通不过。排查的时候按以下顺序来：
先看 Pad 表面。用显微镜检查 Pad 表面是否有氧化、污染、或者残留的光刻胶。Pad 金属如果是金，一般不会氧化，但如果是铝或者铜，表面氧化层会严重影响接触。解决办法是在 Pad 表面镀一层薄金，或者测试前做等离子清洗。
再看探针针尖。针尖如果磨损或者沾了脏东西，接触电阻也会变大。用显微镜看针尖是否变钝、是否有金属碎屑粘附。针尖清洁可以用专用的清洁垫，轻轻落针几次把脏东西蹭掉。
然后看 Overdrive 设置。Overdrive 太小，针尖没有足够压力刺穿表面污染层；Overdrive 太大，针尖可能滑出 Pad 或者损坏 Pad。一般 Overdrive 取探针推荐值的中间偏上，比如推荐 50 到 100 μm，实际取 75 μm。
最后看 Pad 尺寸。如果 Pad 太小，针尖落针时可能一部分落在 Pad 上、一部分落在介质上，接触面积不够。这时候只能改版图，把 Pad 尺寸加大。
下面这张表是我整理的接触不良排查速查表：
| 现象 | 可能原因 | 排查方法 | 解决措施 |
|---|---|---|---|
| 接触电阻大且不稳定 | Pad 表面污染 | 显微镜检查 Pad 表面 | 等离子清洗或镀金 |
| 接触电阻大但稳定 | 针尖磨损 | 显微镜检查针尖 | 更换探针 |
| 校准通不过 | Overdrive 不当 | 调整 Overdrive 观察变化 | 取推荐值中间偏上 |
| S 参数噪声大 | Pad 尺寸不足 | 检查落针位置 | 加大 Pad 尺寸 |
| 某频点谐振 | Pad 寄生电容 | 对比仿真与实测 | 优化 Pad 尺寸或过渡线 |
4.2 高频段 Pad 寄生效应导致的测量偏差
频率超过 40 GHz 之后，Pad 的寄生效应开始主导测量结果。最常见的表现是：S21 在某个频点突然下降，S11 在对应频点突然上升，像是发生了谐振。
这个谐振的来源通常是 Pad 电容和过渡线电感形成的 LC 谐振。谐振频率 f_res = 1 / (2π√(L_trans × C_pad))。如果 L_trans = 100 pH，C_pad = 10 fF，f_res ≈ 160 GHz，在 40 到 110 GHz 范围内不会直接谐振。但如果 C_pad 增大到 50 fF，f_res ≈ 70 GHz，正好落在毫米波频段内。
解决思路有两个：一是减小 C_pad，把 Pad 尺寸做小；二是减小 L_trans，把过渡线做短。但这两个方向都有极限，Pad 太小影响落针，过渡线太短影响匹配。所以实际设计中要在谐振频率和机械可靠性之间找平衡。
我个人的经验是：在 67 GHz 以上，Pad 的寄生电容要控制在 10 fF 以内，过渡线电感控制在 50 pH 以内。如果做不到，就要在匹配网络里加入补偿元件，把谐振频率推到带外。
4.3 多通道测试中的串扰与地回路问题
多通道测试时，通道之间的串扰是另一个高频问题。串扰的来源主要有两个：一是 Pad 之间的电磁耦合，二是地回流路径共享导致的共模耦合。
Pad 之间的电磁耦合可以通过增加地墙来抑制。地墙要尽可能深、尽可能连续，背孔间距要小于最高频率对应波长的十分之一。以 67 GHz 为例，自由空间波长约 4.5 mm，介质中波长约 1.3 mm，背孔间距要小于 130 μm。实际取 50 到 100 μm 比较稳妥。
地回流路径共享的问题更隐蔽。如果多个通道共用一段地线，一个通道的回流电流会在共享地线上产生电压降，这个电压降会耦合到其他通道。解决办法是每个通道独立接地，或者在共享地线上加去耦电容。去耦电容的容值要针对测试频段选择，一般取 1 pF 到 100 pF。
4.4 从实测反推 Pad Layout 优化方向
实测数据是 Pad Layout 优化的最好老师。我一般会从实测 S 参数里提取几个关键指标，反推 Pad Layout 的问题：
插损斜率。如果 S21 随频率下降的斜率比仿真大，说明过渡线的损耗偏大，可能是线宽太窄或者介质损耗太高。优化方向是加宽过渡线或者换低损耗介质。
回波损耗纹波。如果 S11 在带内有周期性纹波，说明存在阻抗不连续点。纹波的周期对应不连续点的距离，可以用这个距离定位是 Pad 边缘还是过渡线某处的问题。
相位非线性。如果 S21 的相位偏离线性，说明存在寄生电抗。寄生电抗的来源可能是 Pad 电容或者过渡线电感，可以通过相位曲线的斜率变化来区分。
隔离度。多通道测试时，如果通道隔离度不达标，先检查地墙的连续性，再检查地回流路径是否共享。
提示：实测反推的时候，一定要把探针、电缆、校准件的误差排除干净。我见过好几次把校准误差当成 Pad 问题来排查，浪费了大量时间。建议每次排查前先做一次完整的校准验证，确认校准件和校准方法没问题。
5. 从设计到量产的 Pad Layout 固化策略
5.1 建立可复用的 Pad 单元库
Pad Layout 设计做多了之后，最省事的做法是建立自己的 Pad 单元库。把不同频率段、不同 Pitch、不同介质材料的 Pad 做成参数化单元，下次设计直接调用，只改几个关键参数就行。
单元库的参数包括：Pitch、Pad 宽度、Pad 长度、Gap、地 Pad 连通方式、背孔间距、钝化层开窗尺寸。每个参数都设一个推荐值和一个可调范围，调用的时候根据具体项目微调。
单元库的好处是保证设计一致性。同一个频率段的不同项目，Pad Layout 基本一致，测试结果的可比性就高。而且单元库经过多次流片验证，可靠性有保障，不用每次都从头仿真。
5.2 设计规则文档的编写要点
Pad Layout 的设计规则文档要写得足够具体，让版图工程师能直接照着画。文档里要包含：
- 每个频率段的 Pad 尺寸推荐值和允许范围
- Pad 间距和探针 Pitch 的对应关系表
- 过渡线的宽度、长度、阻抗目标
- 地屏蔽的结构要求和背孔规则
- 钝化层开窗的尺寸和套刻要求
- DRC 检查的额外规则
文档里还要附上几个典型 Pad Layout 的截图或者示意图，标注关键尺寸。文字描述再清楚，也不如一张标注了尺寸的图直观。
5.3 与代工厂和探针供应商的协同
Pad Layout 设计不是闭门造车，要和代工厂、探针供应商保持沟通。
和代工厂沟通的重点是工艺能力：最小线宽、最小间距、金属层厚度、钝化层厚度、背孔工艺。这些参数直接决定了 Pad Layout 的可行边界。比如代工厂的最小间距是 2 μm，那 Pad 之间的 Gap 就不能小于 2 μm，但实际还要考虑探针的机械要求，所以 Gap 的实际下限远大于工艺下限。
和探针供应商沟通的重点是探针的机械参数和推荐使用条件：Pitch 精度、针尖宽度公差、Overdrive 推荐范围、使用寿命。这些参数决定了 Pad 尺寸的机械下限。供应商通常有推荐的标准 Pad Layout，可以拿来参考，但不要直接照搬，因为你的 DUT 和测试环境可能和推荐场景不一样。
5.4 版本迭代与失效案例分析
Pad Layout 的版本迭代要有记录。每一版改了哪些参数、为什么改、改完之后实测结果如何，都要存档。这样后面出问题的时候可以追溯，也能积累经验。
失效案例分析是迭代的重要输入。每次测试异常，如果最终定位到 Pad Layout 问题，就要写一份失效分析报告。报告里写清楚：现象是什么、排查过程、根本原因、改进措施、验证结果。这些报告积累多了，就是团队的知识库。
我自己的习惯是每半年整理一次 Pad Layout 的失效案例，把共性问题提炼成设计规则更新。比如发现某个频率段的 Pad 尺寸普遍偏小，就把推荐值调大；发现某种地屏蔽结构在某个频点有谐振，就换一种结构。这样迭代几轮之后，Pad Layout 的一次成功率会明显提升。
最后分享一个我在实际项目中总结的小技巧：在版图上设计 Pad 的时候，可以同时放几个不同尺寸的 Pad 变体，用短过渡线连到同一个 DUT 上。流片回来之后，用探针分别测这几个变体，对比它们的 S 参数。这样一次流片就能得到多组 Pad 尺寸的实测数据，比反复改版流片效率高得多。这个做法在毫米波频段特别有用，因为那个频段 Pad 尺寸对性能的影响很难靠仿真完全预测准，实测对比是最可靠的优化手段。
