1. 为什么DWDM光互连突然成了芯片级互连的焦点

过去几年，只要聊到高性能计算和AI加速器的瓶颈，大家第一反应都是"算力不够"。但真正在系统层面做过大规模训练集群的人心里都清楚，算力从来不是最卡脖子的那一环——数据搬不动才是。一颗先进工艺的加速器芯片，内部算力可以堆到很高的水平，可一旦要把数据从这颗芯片搬到另一颗芯片、从这块板子搬到另一块板子，功耗和延迟立刻就成了天花板。传统电互连在短距离内还能撑一撑，到了机架级、跨机架级，铜缆的损耗和功耗曲线陡得吓人。

DWDM，也就是密集波分复用，原本是长距离光通信里的老牌技术。它的核心思路很朴素：一根光纤里同时跑很多个不同波长的光信号，每个波长承载一路独立数据，互不干扰。这样一来，光纤的物理数量不用增加，总带宽却能成倍往上翻。把这个思路搬到芯片与芯片之间的互连上，就变成了一个非常有吸引力的方向——用光来做数据搬运，用波分复用来提升单根光纤的吞吐密度。

今年ISSCC上那篇编号23.1的论文之所以值得单独拿出来讲，是因为它把DWDM光互连从"实验室里能跑"推进到了"芯片级集成、可量产化考量"的阶段。它要解决的问题很具体：在有限的面积和功耗预算下，如何把多个波长的光发射、传输、接收、解复用这一整套链路做进硅基平台，并且让整条链路的能效比达到系统可以接受的水平。这不是单纯的光学问题，而是光学、模拟电路、数字控制、封装工艺的交叉难题。

这篇文章适合谁看？如果你是在做数据中心互连、AI集群网络、硅光芯片设计的工程师，这里面的架构取舍和参数权衡会很有参考价值。如果你只是对光互连好奇，想搞明白"光进铜退"到底卡在哪，这篇也会把关键的技术门槛讲清楚。我会尽量避开纯光学公式的堆砌，把论文里那些真正决定成败的设计选择拆开来讲，同时补充一些从工程实践角度出发的判断。

2. 论文要解决的核心矛盾：带宽密度、能效与集成度的三角博弈

2.1 电互连的天花板到底在哪里

要理解DWDM光互连的价值，得先看清楚电互连为什么不够用。在芯片到芯片、板到板的短距互连场景里，电信号走铜介质，频率越高损耗越大，而且损耗随距离呈指数上升。为了在接收端还能识别出信号，发送端就得加大驱动功率，接收端还得加均衡和时钟恢复电路。这一套下来，每比特的能耗（pJ/bit）随着距离和速率一起往上飙。

行业里有个大致的经验区间：在几厘米到几十厘米的板级互连上，电互连的能效大概在几pJ/bit到十几pJ/bit之间，速率越高、距离越远，这个数字越难看。而系统对互连能效的期望是往1pJ/bit甚至更低去压的。这个缺口就是光互连切入的机会。光在光纤里的损耗极低，而且损耗基本与距离无关（在合理范围内），这就意味着长距离传输不需要靠堆功率来补偿。

但光互连也不是没有代价。电光转换、光电转换本身要消耗能量，激光器的效率、调制器的驱动电压、接收端跨阻放大器的噪声，每一项都在吃功耗预算。所以论文真正要回答的问题是：在什么规模和什么距离下，光互连的能效能真正压过电互连，并且这个优势能随着通道数增加而保持住。

2.2 DWDM凭什么提升带宽密度

单波长光互连的带宽受限于调制速率和探测器带宽，想再往上提，要么提高单通道速率（对器件带宽要求苛刻），要么增加光纤数量（面积和封装成本受不了）。DWDM提供了第三条路：在同一根光纤里塞进多个波长，每个波长跑自己的数据流。

这里的关键在于，波分复用和解复用可以在光域完成，不需要高速电信号参与。发射端把不同波长的光耦合进同一根波导，接收端用微环谐振器或者阵列波导光栅把波长分开。这个过程本身消耗的能量相对固定，不随通道速率线性增长。也就是说，通道数越多，分摊到每比特上的复用/解复用开销就越低。这就是DWDM在带宽密度上的核心优势——用光学器件的并行性换取电域的串行压力。

论文里给出的架构，本质上是在硅光平台上把激光源、调制器、波分复用器、光波导、解复用器、探测器这一整条链路集成到一起。集成度越高，耦合损耗和封装寄生就越小，整体能效才有机会做好。

2.3 能效账怎么算才合理

算光互连的能效，不能只看某一个器件。完整的链路包括：激光器发光（或外部光源耦合进来）、调制器把电信号加载到光上、复用器合并波长、波导传输、解复用器分离波长、探测器把光转回电、接收电路放大和判决。每一段都有损耗和功耗。

一个常见的误区是只盯着调制器和探测器的功耗，忽略了激光器的墙插效率。激光器本身要把电能转成光能，这个转换效率如果只有百分之十几，那前面省下来的功耗很容易被它吃掉。所以论文在光源方案上的选择非常关键——是用片上集成激光器，还是外部光源通过光纤耦合进来，这两种方案在能效和集成度上的取舍完全不同。

提示：评估任何光互连方案时，先把激光器的电光转换效率乘进去再算总账，否则很容易得出过于乐观的结论。

3. 论文架构拆解：从光源到接收端的完整信号链

3.1 光源方案的选择逻辑

这篇论文在光源上的处理，是理解整个架构的起点。硅本身不发光，这是硅光平台的老大难问题。可行的路线有几条：一是外部激光器通过光栅耦合器或者边缘耦合器把光引进芯片；二是在硅上键合III-V族材料做片上激光器；三是用微环调制器配合外部多波长光源。

外部光源的好处是激光器可以放在温度稳定的地方，不用和发热严重的逻辑芯片挤在一起，波长稳定性好做。代价是耦合损耗和封装复杂度。片上激光器集成度高，但热管理和良率是难题。论文的选择反映了它对量产可行性的判断——具体用了哪条路线，要看它对耦合损耗、温度控制和封装成本的综合权衡。

从工程角度看，我个人的经验是：如果目标是大规模部署，外部光源方案在可维护性和良率上更有优势，因为激光器坏了可以单独换，不用把整颗芯片报废。但如果是追求极致集成度的小规模场景，片上方案更省事。

3.2 调制器与波分复用的协同设计

调制器的作用是把电信号变成光信号的强度或相位变化。硅基调制器常见的有马赫-曾德尔调制器和微环调制器两种。马赫-曾德尔调制器带宽大、温度敏感性低，但尺寸大、功耗高。微环调制器尺寸小、功耗低，但对温度极其敏感，需要复杂的波长锁定电路。

DWDM场景下，微环调制器有个天然优势：它本身就是波长选择性的，一个微环只调制它谐振的那个波长，天然就完成了"调制+复用"的合并。这意味着多个微环可以串在同一根波导上，每个负责一个波长，省掉了独立的复用器。论文如果采用了微环方案，那它的核心挑战就在于如何让多个微环的谐振波长在温度漂移下依然对准各自的通道。

这就引出了波长锁定和热调谐的问题。微环的谐振波长随温度变化大约在几十皮米每摄氏度量级，芯片上几度的温度波动就足以让通道错位。所以每个微环通常要配一个加热器和一套反馈控制环路，监测光功率并调整加热功率，把谐振峰锁在目标波长上。这套控制电路的功耗和面积，是微环方案能不能落地的关键。

3.3 解复用与探测的匹配问题

接收端的任务是把混合了多个波长的光信号按波长分开，然后分别探测。解复用器可以用微环滤波器或者阵列波导光栅。微环滤波器同样面临温度漂移问题，而且它的滤波特性对波长对准要求很高。阵列波导光栅相对稳定，但尺寸偏大，插损也需要控制。

探测环节，硅基探测器在通信波段响应度有限，通常要用锗或者III-V族材料。探测器的带宽、暗电流、响应度直接决定了接收端的灵敏度和速率。解复用器和探测器之间的对准、耦合损耗，都会影响最终的接收光功率预算。

论文在这部分的处理，体现了它对整个光功率预算的分配思路。发射端能给出多少光功率，经过复用、传输、解复用之后还剩多少，探测器需要多少光功率才能达到目标误码率，这些数字串起来就是整个链路的可行性边界。

4. 实测数据背后的工程含义：能效、误码率与温度稳定性

4.1 能效数字怎么读

论文给出的能效数据，通常以pJ/bit为单位。这个数字要放在具体场景里看才有意义。如果它是在特定速率、特定距离、特定误码率条件下测出来的，那换一个条件数字就会变。读这类数据时，我会重点关注三个前提：速率是多少、传输距离多长、误码率目标是多少。

举个例子，如果论文报的是在某个速率下、几厘米距离内、误码率低于某个阈值时的能效，那这个数字反映的是芯片间互连的潜力。如果距离拉到米级，光功率预算会变，能效数字也会跟着变。所以不能只看一个孤立的数字，要看它对应的完整工作条件。

另外，能效里有没有算上激光器的功耗，差别巨大。有些论文报的是"链路能效"，不含光源；有些报的是"墙插能效"，含光源。这两个数字可能差好几倍。读的时候一定要确认清楚口径。

4.2 误码率与通道串扰的关系

DWDM系统里，通道之间的串扰是误码率的主要来源之一。相邻波长的光如果没有被充分隔离，就会漏进目标通道，形成噪声。解复用器的通道隔离度、滤波器的滚降特性、波长对准的精度，都会影响串扰水平。

论文如果给出了不同通道间隔下的误码率曲线，那就能看出它的解复用方案在多大通道间隔下还能保持可接受的串扰。通道间隔压得越窄，带宽密度越高，但对滤波器和波长控制的要求也越苛刻。这是一个典型的密度与容差的权衡。

从实操角度讲，通道间隔的选择还要考虑光源的波长精度和温度漂移范围。如果光源波长本身就有几个纳米的漂移，那通道间隔就不能设得太小，否则通道会撞在一起。

4.3 温度稳定性：实验室与真实环境的差距

实验室里测出来的性能，通常是在温度受控的条件下。但真实系统里，芯片自己会发热，周围环境也在变。微环谐振器、阵列波导光栅这些波长选择性器件的性能，对温度都很敏感。

论文如果包含了温度扫描的测试数据，那价值就很高。它能看到在温度变化范围内，通道是否还能保持对准，误码率是否还能维持在阈值以下。如果论文只报了室温下的数据，那在实际部署前还需要补做温度测试。

注意：任何基于微环的方案，温度控制环路的响应速度和功耗，往往比微环本身的性能更能决定系统能不能用。

5. 从论文到落地：集成度、封装与量产可行性的现实考量

5.1 硅光平台的集成度边界

硅光平台能把调制器、波导、解复用器、探测器集成到一起，但激光器和部分控制电路往往还在片外。这种混合集成的方式，在性能和成本之间找平衡。集成度越高，耦合损耗和封装寄生越小，但良率和可测试性越难做。

论文展示的集成方案，反映了它对当前工艺成熟度的判断。哪些器件放在片上，哪些放在片外，背后是对良率、测试、维修的综合考量。比如激光器放在片外，虽然牺牲了集成度，但换来了可更换性和热隔离。

5.2 封装与光纤耦合的损耗控制

光互连的封装比电互连复杂得多。光纤和芯片之间的耦合，需要亚微米级的对准精度。耦合损耗每多一个dB，接收端的光功率预算就少一个dB，能效和传输距离都会受影响。

常见的耦合方式有光栅耦合和边缘耦合。光栅耦合对准容差大，适合晶圆级测试，但带宽受限、偏振敏感。边缘耦合损耗低、带宽大，但需要切割和抛光端面，封装复杂度高。论文在这方面的选择，直接影响了它的量产可行性。

从工程经验看，光纤阵列的主动对准和固化工艺，是光互连模块成本的大头。对准时间、固化收缩、温度循环下的可靠性，每一项都要在量产线上验证。

5.3 测试与良率：光互连绕不开的坎

光互连芯片的测试比纯电芯片麻烦。电芯片可以用探针台一次性测很多颗，光芯片需要把光耦合进去才能测。晶圆级的光测试，要么用光栅耦合器垂直耦合，要么用专门的探针。测试时间和设备成本都会推高整体成本。

良率方面，硅光器件的工艺偏差会导致波长偏移、损耗变化。微环的谐振波长对线宽偏差极其敏感，几纳米的偏差就可能让通道错位。所以可测试性和可调谐性设计，是量产的前提。论文如果包含了可调谐机制和测试方案，那说明它在往量产方向考虑。

6. 这篇论文对做互连设计的实际启发

6.1 什么场景该考虑DWDM光互连

不是所有场景都值得上光互连。如果互连距离在几厘米以内、通道数不多、能效要求不苛刻，电互连依然是更简单、更便宜的选择。DWDM光互连的价值，在长距离、高通道密度、能效敏感的场景里才体现得出来。

具体来说，当互连距离超过几十厘米、单通道速率逼近电互连的损耗墙、或者通道数量大到铜缆和连接器物理上放不下的时候，光互连的优势就出来了。AI训练集群里的加速器互连、大规模交换机的背板连接，都是典型的候选场景。

6.2 设计时最容易低估的三个坑

第一个坑是激光器功耗被低估。很多人算链路能效时只算调制器和探测器，忘了激光器的电光转换效率。结果实际系统功耗比预期高出一大截。

第二个坑是温度控制被简化。微环和阵列波导光栅的波长漂移，在实验室恒温环境下看不出来，一到真实环境就暴露。控制环路的功耗和复杂度，往往超出初期预估。

第三个坑是封装损耗被忽略。光纤耦合、波导交叉、解复用器的插损，每一项看起来不大，加起来可能吃掉一半的光功率预算。设计初期就要把这些损耗算进去，留足余量。

6.3 后续可以关注的技术方向

从这篇论文延伸出去，有几个方向值得持续跟踪。一是光源集成方案的演进，片上激光器和外部光源的竞争还在继续，谁能在效率和可靠性上先突破，谁就能主导架构。二是波长控制算法的优化，更快的锁定速度和更低的控制功耗，直接决定微环方案能不能大规模用。三是封装工艺的进步，光纤阵列的自动化对准和低成本封装，是光互连从样品走向产品的关键一步。

我个人在实际接触这类方案时最大的体会是：光互连的性能上限很高，但工程落地的难点往往不在光学本身，而在热管理、封装和控制电路的协同。论文里那些看起来不起眼的控制环路和测试结构，恰恰是决定方案能不能走出实验室的关键。读这类论文时，除了看它报出的性能数字，更要看它在这些工程细节上花了多少笔墨——那才是真正体现实力的地方。