PSRPrimary Side Regulation原边反馈开关电源这几年在小功率充电器、辅助电源、家电控制板供电里用得越来越广。省掉光耦和TL431之后BOM成本下来了体积也小了但EMC设计难度实实在在往上走了一截。原因不复杂PSR是靠检测辅助绕组或原边电感的电压/电流波形来间接稳定输出的这意味着原边开关动作的每一个振铃、每一段过冲都会直接影响到控制环路和采样精度。ESD、传导、辐射、浪涌哪一项稍微放松整改起来往往比普通次级反馈方案更费劲。这篇文章不打算从电磁兼容理论课本讲起而是把我这几年做PSR电源项目时踩过的坑、总结出来的设计顺序和调试手段整理一下。目标读者是正在做小功率AC-DC电源、或者遇到过打样功能正常、送样EMC测试超标这类问题的工程师。文中涉及的参数和经验值基于常见的小功率PSR反激方案输出3W到12W级别具体数值需要结合你自己的变压器和芯片型号微调但思路和排查逻辑是通用的。1. PSR结构的特殊性为什么EMC问题比次级反馈方案更难缠先搞清楚PSR电源在电磁干扰上的先天劣势在哪后面所有设计动作才有针对性。传统次级反馈反激输出精度靠光耦把误差信号送到原边控制芯片原边只要管好开关动作就行。PSR省掉了光耦控制芯片直接从辅助绕组或原边电流波形里提取输出电压信息这就带来两个后果。第一个后果是采样时刻正处在最脏的窗口期。PSR芯片通常在原边开关管关断后的消隐时间内采样辅助绕组电压而这个时间段恰好是漏感尖峰和振铃最活跃的时候。为了采准电压芯片内部要加消隐和滤波但外部电路如果振铃幅度太大依然会干扰采样结果。更麻烦的是这种干扰可能带来间歇性的开关周期抖动抖动在频谱上就是一个个离散的窄带噪声传导发射测试里特别容易出现固定频率点的毛刺超标。第二个后果是控制环路的响应速度变慢动态变化时容易产生异常开关序列。PSR靠逐周期能量平衡来调节在轻载跳周期、重载连续导通这些模式切换的临界点开关频率会突然跳到某个低值谐波成分随之集中到低频段。低频段传导发射主要是差模电流贡献的而差模滤波通常是最容易被忽略的一环——好多PSR电源只放一个X电容觉得反正功率小结果测试时150kHz到300kHz这一段经常顶上去。再叠加一个PSR方案本身的特点为了满足待机功耗标准绝大多数PSR芯片会采用谷底导通Valley Switching或准谐振QR模式。谷底导通确实降低开关损耗但它让漏源电压在谷底附近产生强烈的LC谐振谐振频率通常在1MHz到好几十MHz范围。这个频段的能量主要是通过变压器绕组间寄生电容和MOSFET散热片耦合出去形成共模辐射的光靠原边的差模滤波根本压不住。所以说PSR电源的EMC问题本质上不是某一个元器件选得不对而是采样敏感、模式切换多、谐振丰富三个因素叠加的结果。做设计的时候如果只盯着滤波电路加不把布局和变压器工艺这些源头问题处理掉测试整改会非常被动。2. 布局阶段就要着手的关键路径环路面积、热结点与地线走向PCB布局对EMC的影响在PSR电源里比次级反馈方案大得多。原因前面说了——PSR的采样端对噪声敏感而噪声最怕的就是环路面积大。很多工程师习惯先把原理图画完、变压器定完最后再考虑布局这一步顺序错了。PSR电源应该先规划布局框架再回头校验元器件位置。2.1 三个必须缩到最小的环路第一个是高频电流环路也叫脉冲电流环路输入整流桥正极、母线电容、变压器原边绕组、MOSFET、采样电阻、回到母线电容负极。这个环路里流过的电流是高频开关脉冲di/dt极大这个环路的面积直接决定差模辐射的强度。高频电流路径尽量用铺铜而非走线连接特别是MOSFET源极到采样电阻这一段走线越宽越好。某些芯片有Source引脚和PGND引脚分开的封装PGND引脚用来接驱动回路Source引脚用来接功率回路layout时先确保两者的回路各自独立最后单点汇合。第二个是钳位吸收环路变压器原边绕组上并联的RCD钳位或TVS钳位网络、二极管、电容所形成的环路。这个环路承载的是漏感尖峰能量频率很高环路面积大的话尖峰能量会通过空间耦合到邻近的线束和采样走线上去。很多PSR电源输出纹波看起来是正常的但辐射发射在30MHz到50MHz区域莫名其妙冒出来一个包一查就是钳位二极管的阳极到变压器引脚这段走线绕了太远。第三个是次级整流环路次级绕组引脚、整流二极管、输出电容正极、输出电容负极、回到次级绕组引脚。这个环路面积大了会产生共模电流流过Y电容进入大地直接表现为传导发射的共模成分超标。次级环路尽量摆成一字型或L型让整流二极管紧贴输出电容两个引脚之间不要隔着一大片铺铜绕远路。2.2 热结点的识别与处理开关电源里噪声最强的节点业内叫热结点hot node这个点上的电压变化率dv/dt最高。在反激电路里最典型的热结点就是MOSFET漏极和变压器原边绕组相连的那个点以及次级整流二极管阴极。对PSR方案来说辅助绕组连接二极管和分压电阻的那个点因为涉及到采样也必须要当作热结点处理。热结点的处理原则就一句话让它们远离输入输出走线、远离Y电容、远离采样走线。MOSFET的漏极焊盘和变压器原边引脚区域通常是靠在一起的这个区域不要铺大面积铜箔延伸到别处去。有人为了让散热好把MOSFET漏极附近的辅助铜箔铺得很大一块实测下来辐射发射至少高出3分贝。辅助绕组相连的分压电阻和芯片的采样引脚下边尽量不要走过功率地的回流路径。2.3 地线走向的特殊考量PSR电源的控制芯片地GND、功率地PGND和辅助绕组地之间的走法直接决定采样稳定性和共模发射水平。次级反馈方案里控制地通常跟着大电解的负极走就行了但PSR不行因为采样信号是参考着控制地来判断的控制地上任何一点电压毛刺都会折算成采样误差。我个人习惯是这样安排的接地分离主滤波电容负极作为星型接地的中心点功率地回路原边MOSFET源极、采样电阻、母线电容和信号地回路芯片GND、辅助绕组下端、分压电阻在这里汇合。芯片GND引脚单独引线到主滤波电容负极不要让芯片地电流流经采样电阻的铜箔。辅助绕组的下端不要直接接到芯片GND引脚而是回到主滤波电容负极或采样电阻的源极点附近。这样安排之后采样波形的稳定性和传导发射往往同步改善两个目标不需要互相妥协。2.4 布局顺序建议如果是从零开始画板我的操作顺序是先定变压器、MOSFET、输出二极管、Y电容的相对位置再摆控制芯片和采样电阻最后才走信号线和输入输出端子的线。Y电容的位置有个经验原则它连接的原边地和次级地之间尽量靠近变压器本体且原边侧接地点选择主滤波电容负极这样共模电流路径最短低频段的共模抑制最有效。在这个阶段同时确定外壳接地点的位置如果有金属外壳或散热片需要接地这个焊盘不要放在板子边缘靠近输入输出端子附近尽量靠近变压器下方避免外部线束耦合噪声进来。3. 变压器绕组结构与屏蔽工艺从源头切掉共模路径变压器在PSR电源里既是能量传递器件又是原副边之间的主要耦合通道。共模干扰的传播路径一大半要从绕组间的寄生电容走。所以变压器不只是算好匝比、电感量就完事绕线结构和屏蔽层的处理决定了共模电流强度。3.1 三明治绕法的作用边界三明治绕法原边分两半次级夹在中间或者反过来在普通反激里能显著减少漏感但要注意它同时会增大原副边之间的分布电容。分布电容增大共模电流通路就变得更畅通——这对辐射发射来说并不都是好事。低功率PSR电源里我建议的默认做法是采用一支次级绕组夹在原边两层之间的三明治结构再加上屏蔽层先把漏感压住再用屏蔽层切掉共模路径。单纯为了减小漏感而不加屏蔽后期的辐射整改大概率会花更多时间。3.2 屏蔽绕组的三种典型接法屏蔽层铜箔或绕线屏蔽放在哪里怎么接直接决定共模抑制效果。常见接法有三类。第一种是初级屏蔽绕组用一段和原边同方向的绕组绕一层一端悬空一端接原边静点一般是母线电容正极或MOSFET源极。这种屏蔽利用法拉第效应吸收原边对次级的高频电场但注意屏蔽绕组本身不能有电流流过所以只能接在静点不能接到整流后的热地。第二种是次级屏蔽绕组类似做法放在次边一端接次级热地输出电容负极另一端悬空。它吸收次级整流二极管的高频dv/dt向原边耦合的能量效果同样直接。第三种是铜箔屏蔽层完整的一圈铜箔包在绕组外部用绝缘胶带隔离接法取决于谁对谁干扰。如果接原边静点主要抑制原变次的耦合如果接次级地主要抑制次变原的耦合。用三层绝缘线、多股线这些材料选择会改变绕组间耦合特性但不是这里能展开的。实际操作中屏蔽绕组接原边静点对低频传导共模效果明显接次级地对高频辐射效果更直接。两个都可以试哪个超标频段压不住就优先用哪个。3.3 绕线顺序与引脚出线方向绕线顺序上最内层放原边的一半中间放屏蔽绕组和次级绕组最外层放原边的另一半。这样既降低漏感又保证屏蔽层离次级更近对共模的切断效率更高。引脚出线方面绕组头尾出线不要并排走近路特别是原边绕组的两个出线头走线之间如果夹了很长一段平行距离那这部分也有可能成为辐射天线。出线尽量短且出线方向和PCB上对应的功率走线方向一致避免跨接。还有一个容易忽视的细节辅助绕组和次级绕组放在同一层绕制两者出线位置如果靠太近辅助绕组会直接拾取次级二极管的开关噪声导致芯片采样端看到一堆毛刺。辅助绕组应该在线包的另一侧出线或者至少中间隔一层屏蔽带。这是PSR电源里一个非常典型的看着功能正常但EMC有问题的根源。3.4 磁芯接地很多PSR电源的EMC问题最后会指向磁芯悬浮。磁芯如果没有合理的电气连接MHz级别的谐振能量会从磁芯表面向外部辐射。处理办法是磁芯用导电胶带或铜箔引出接原边静点母线电容正极注意磁芯接地点要与屏蔽绕组接地点保持一致避免地环路电流反过来干扰。实测中磁芯接地前后辐射发射在50MHz到100MHz频段能差出好几个dB。如果变压器厂家已经做好的成品骨架里带了铜箔屏蔽引脚不要浪费掉用它。4. RCD钳位电路和RC吸收的现场调试方法布局和变压器的源头问题处理完以后才轮到吸收网络细节。老实说很多工程师会把RC吸收和RCD钳位当成同一个东西但实际上它们在PSR电源里负责不同的事混用的话会让波形失真进而让采样出错。4.1 RCD钳位的目标不只是压尖峰RCD钳位接在原边绕组两端钳位二极管方向要保证漏感能量能流到钳位电容里去。这个网络的首要目标是限制MOSFET漏极电压尖峰保证不超出MOSFET的VDS余量其次是把漏感能量损耗到钳位电阻上去。PSR方案里钳位电容两端电压波形其实是采样辅助绕组时机的一个参考如果钳位电容太大电压上升太慢辅助绕组采样窗口会被拖乱如果太小尖峰抑制不住MOSFET容易损坏。常规经验范围是22pF到220pF之间具体值要配合测量波形来定。选钳位电阻的功率时有个估算公式钳位电阻上的功耗约等于漏感能量乘开关频率再乘系数系数一般取0.5到1之间工程上常用漏感值乘上负载电流平方来估算。比如一个5V/1A的充电方案漏感量大约10µH开关频率60kHz算出钳位损耗约0.3W到0.6W选1206封装或1210封装的电阻额定功率0.25W到0.5W实际贴片时留足余量。别只按导通损耗算只按导通损耗算的话高温老化时钳位电阻很容易发黑。4.2 RC吸收的真实目的RC吸收用于给次级整流二极管和原边MOSFET的开关振铃增加阻尼。它接在整流二极管两端或MOSFET漏源之间串联的阻容值主要靠实测波形调整。我的经验测试方法是用示波器探头衰减比100:1测二极管阴极对地的波形观察关断振铃频率。先固定电容值逐步减小电阻值看振铃是否收敛。常见起始值是电阻47Ω到100Ω电容100pF到470pF。注意RC吸收本身也是损耗元件阻值太小会把效率拖下来电容太大又会发热调试的时候用效率仪或者输入功率计盯着别把EMC整改变成电源功耗黑洞。在PSR方案里次级RC吸收还有一层副作用它会改变次级绕组与辅助绕组之间的耦合波形进而影响采样。所以调完次级吸收之后一定要重新看一遍恒压和恒流两种模式下的输出精度别只顾着压振铃把输出纹波调超了。4.3 调试顺序的铁律关于RCD和RC吸收我强烈建议按这个顺序来先确定MOSFET漏极波形在危险电压之内再调节RCD随后调节次级RC吸收最后才是采样分压、补偿电容等小信号的调整。顺序反过来的话很容易陷入吸收值换了输出电压变了重新补偿吸收效果又不对的死循环里。4.4 预留位置的工程智慧在布局初期就把RCD的电阻位置多预留一个并联位、电容位置多预留一个串联位。这样后期调试时直接往上叠元件就行不用重新打样。这个预留位的做法在工程上代价很小但在EMC整改阶段能节约至少一到两天的迭代时间。很多量产项目里EMC余量不够时靠这两个备用位置就能救回来。5. 传导与辐射整改实录两个典型的超标案例理论讲再多不如看两个实际的整改过程。下面这两个案例都来自模拟项目方案的元器件型号和参数我已做了脱敏处理但波形表现和修改逻辑非常有代表性。5.1 传导测试150kHz附近毛刺超标从差模路径入手某次做个5V/2A的PSR充电器传导发射测试时在150kHz到300kHz这个频段有个尖峰超出限值线大约5dB。一开始怀疑是开关频率基波但用频谱仪一看尖峰频率恰好等于跳周期模式的脉冲重复频率——也就是说问题出在轻载跳周期模式下。排查路径是这样的先测输入电流波形发现输入电流的前沿有比较陡的高频振荡叠加周期大约在1MHz到2MHz。这是输入整流二极管的反向恢复噪声与母线电容ESL相互作用产生的。处理办法是在整流二极管上并联四个小容量的薄膜电容10nF到47nF把反向恢复尖峰的di/dt降下来。同时在输入端加了一级由X电容和共模电感组成的差模滤波网络X电容选的是0.1µF陶瓷电容共模电感用800µH到1200µH级别谐振频率大概在300kHz到500kHz正好对着超标的频段。改完复测150kHz到300kHz的尖峰整体降低了8dB到10dB余量充足。这个案例里变压器实际上没动主要动的是输入端差模滤波和整流管的吸收。这类问题最容易忽略的是X电容的位置它要放在整流桥之前配合共模电感使用如果只加在整流桥后面对差模的抑制会大打折扣。5.2 辐射发射在40MHz附近形成包络锁定变压器屏蔽和热结点另一个案例是12W的PSR适配器辐射发射在40MHz附近形成一个连续包络超出Class B限值约6dB。先做了近场探头扫描发现最强的信号源集中在变压器区域和MOSFET漏极附近。把铜箔屏蔽层接到原边静点之后包络下降了2dB但依然超标。接着用频谱仪对比MOSFET漏极波形发现开关振铃频率正好在40MHz左右。这个振铃主要来自MOSFET输出电容和变压器原边漏感以及PCB走线寄生电感共同组成的谐振回路。调整方案分两步第一步把MOSFET的RC吸收电阻从47Ω改成33Ω电容从220pF改成150pF振铃幅度降下来约25%第二步把变压器的屏蔽层从单层铜箔改成双层铜箔加绝缘胶带隔开并确认铜箔接地点换到母线电容正极附近而不是芯片GND附近。两步合在一起40MHz包络降到了限值线以下接近5dB余量。这个案例很有代表性单靠某一个环节往往不够需要源头阻尼共模切断两手抓。从效率上看改动前后满载效率损失都在0.3%以内体感上基本无感。6. 测试前的自检清单与几个常见的认知误区在去测试机构之前自己先按清单过一遍能避免很多白跑一趟的尴尬。以下是我每次送测前都会检查的项目分享出来供参考。确认热结点MOSFET漏极、次级整流二极管阴极、采样走线远离任何外部连接器和线束。检查Y电容的接地位置原边端接主滤波电容负极不要接在芯片GND引脚附近次级端接输出电容负极。输入端的X电容和共模电感是否布置在骚扰源之前是否有听过LISN的测试需求调整过位置。用示波器测MOSFET漏极波形和次级二极管阴极波形确认振铃阻尼是否收敛尖峰电压是否在降额要求内。满载和轻载两种模式下分别看一遍传导发射特别是跳周期模式的重复频率是否会落在测试频段内。确认变压器屏蔽层和磁芯接地的位置一致不存在接地环路。RCD和RC吸收的预留位置是否已经焊接好备用元件方便现场调整。所有环路面积是否已经尽可能缩小特别是原边高频环路和次级整流环路用放大镜仔细看有没有绕远路。6.1 两个常见的认知误区第一个误区是EMC整改就是加磁珠和共模电感。磁珠对高频噪声有一定作用但在PSR电源里加了磁珠可能反而改变控制环路的稳定性特别是串联在采样线上的磁珠会影响采样信号建立时间。采样线上的磁珠能不加就不加。第二个误区是变压器屏蔽越厚越好。屏蔽层太厚会增加绕组间电容反而让高频共模电流更容易通过。屏蔽层的主要作用是把耦合路径切断或转移而不是无限吸收能量。适当厚度的铜箔加正确的接地点比厚屏蔽加错误接地的效果好几倍。6.2 遇到反复改不过时的破局思路如果所有常规手段都试过还是超标通常说明问题不在某个元器件上而在系统架构层面。此时值得回头审视的几点包括变压器骨架结构是否适合当前功率等级骨架太大会增加绕组间距离和寄生电容、控制芯片的开关频率选择是否有更好的组合、开关管驱动电阻是否合适导致开关边沿过缓或过陡、甚至输入的LISN摆放和参考地连接是否正确。这类问题往往牵一发而动全身建议把所有波形重新测一遍而不是继续无目标地改参数。以我自己做PSR项目的体会EMC问题很少是单一原因造成的。布局、变压器工艺、吸收网络的匹配度这三块各占三分之一的影响权重而采样网络和地线走向则决定了问题会不会表现为功能都正常但就是过不了测试。做设计的时候不要只盯着某一项而是把源头、路径、滤波、接收四个环节串起来考虑改一步就去测一步问题通常能在一个到两个迭代周期内解决。希望这篇实战记录能帮你少走一些弯路。