千兆以太网口的PCB设计核心就两件事变压器选型和差分线走线规划。很多工程师第一次画千兆网口总觉得“不就是放个RJ45、接个网络变压器、拉几对差分线嘛”结果板子回来以后要么丢包率居高不下要么网速怎么都跑不满千兆甚至EMC测试直接超标。我这些年画过不少含千兆网口的主板、交换机、工控板可以负责任地说网口这块的功夫藏在线路、封装、叠层与地分割的细节里。这篇就来把这些细节一次性讲透适合刚接触高速PCB的硬件工程师、学生以及想自己重新整理网口布局的人参考。1. 千兆网口设计的整体思路1.1 千兆链路里都有哪些元器件你以为千兆网口就是一颗PHY加一个RJ45真正到原理图和PCB上一条完整的千兆以太网物理链路通常包含MAC很多时候集成在CPU/SOC里、PHY芯片、隔离变压器、共模电感、RJ45连接器、ESD保护器件和浪涌保护器件。如果是独立变压器方案PHY和变压器之间走四对差分信号变压器和RJ45之间的次级侧也一样是四对差分线通过双绞线输出到对端。这一大串器件里任何一个位置处理不好信号质量都会打折扣。这里要特别提醒一点很多初学者把网络变压器当成普通变压器只看引脚和封装就往上放忽略初级侧、次级侧的参考地是不同的。实际上变压器初级侧属于PHY的数字信号地次级侧属于线缆侧的地平面两者之间靠变压器内部的磁耦合传递信号直流上完全隔离。PCB设计时这个“地界”关系一旦理不清后面铺铜、分割、过孔全都会跟着乱。1.2 为什么千兆比百兆更难伺候千兆和百兆不是简单把频率翻十倍。千兆1000BASE-T用的是四对线同时双向传输每对接线都在同时收发依靠DSP回声抵消和编码技术实现全双工。所以四对差分线的电气一致性比百兆重要得多这对PCB设计提出的是完全不同的要求。问题主要体现在三个层面信号带宽和上升沿完全不同。百兆10/100M的基频不高布线稍微随意一点系统也能凑合工作千兆的信号频率虽然只有125MHz可上升沿非常陡谐波分量能到几百MHz甚至GHz级别这就让板级寄生参数的影响暴露出来。四对线同时工作。以前百兆只有两对线一对收、一对发现在千兆四对线全在收发对线对之间的串扰必须严格控制否则信噪比直接被拉下来。没有独立时钟线。千兆以太网需要从数据流中恢复时钟对眼图质量极其敏感任何一处阻抗突变都可能让链路不能锁定。很多工程师发现同样布局百兆跑得好好的改成千兆就出问题原因就在这些细节上。所以我一直强调千兆网口的设计不是“百兆照着拉长一点”而是从头到尾按高速信号标准来对待。1.3 布局做对的第一步先定信号流我个人习惯拿到网口部分原理图以后先不看表贴器件封装先把“信号流”画出来CPU/SOC到PHYPHY到变压器变压器再到RJ45。然后按这条路径在PCB上排布器件。要遵循“变压器尽量靠连接器、PHY尽量靠变压器”的原则。为什么这么排因为变压器次级到RJ45之间的差分线一旦过长就等同于多了一小段外露天线既损失信号又增加辐射。而PHY到变压器的初级侧线尽量短是为了减少高频差模信号在板上的走线长度。这个顺序一旦排定后面所有规则都有了参照系。在布局阶段我给自己的一个硬指标是PHY到RJ45的整条链路中心走线长度尽量控制在1英寸以内如果板子空间紧张至少保证次级侧到RJ45不要超过半个英寸。2. 变压器选型不能只看封装大小2.1 变压器在以太网链路里扮演的角色很多新手把网络变压器当成一个“长得像变压器的隔离器件”其实它的作用至少有四层一是电气隔离阻止直流分量通过避免两端设备地电位不等形成地环路。设备之间通过网线连接时两端的电源参考地并不相同如果中间不切断直流回路接地电位差会在信号线上产生持续电流严重的直接烧网口。二是阻抗匹配帮助PHY侧和线缆侧完成阻抗转换让信号反射降到最低。PHY芯片引脚出来的信号驱动能力是有限度的变压器的匝数比、漏感设计决定了反射损耗是否达标。三是共模抑制利用磁性元件的共模电感特性对共模干扰有很强的衰减作用。双绞线在现实环境里会受到各种电磁干扰这些干扰通常是共模性质变压器能把它们挡在入口。四是提供雷击浪涌防护的耦合路径配合后端保护二极管等实现防护。雷击或者静电在双绞线上感应的瞬态能量有一部分会通过变压器泄放而不是直接灌进PHY芯片。用生活里的类比变压器就像两栋楼之间的对讲机声音信号可以通过对讲机传过去但两栋楼的供电系统直流电位完全不相连。没有这个隔离只要楼和楼之间有点电位差电流就会从信号线流过去烧毁设备。2.2 选型必须盯住的几个关键参数变压器选型绝对不止看“封装能不能贴”至少要把下面这几项参数和PHY手册对起来参数典型值/要求说明匝数比1CT:1CT绝大多数千兆PHY用1:1别拿百兆老变压器盲目替换开路电感350uH min100kHz决定低频截止特性和模式转换性能插入损耗≤1.0dB 100MHz插损过大会直接压低头端信号回波损耗满足IEEE 802.3要和PHY输出阻抗匹配看规格书的Return Loss曲线共模抑制比CMRR越高越好对着频率曲线看差高频被衰减掉隔离耐压1500Vrms/60s起步雷击和安规要求工作温度0~70℃或-40~85℃工业级还是商业级现场环境说了算我建议选型时不要只信宣传页上的那几个大字一定到官网下载完整规格书重点看“回波损耗vs频率”和“共模抑制vs频率”两条曲线。有些变压器号称千兆实际在125MHz附近的回损已经压得很差装上去以后链路易报错。宁可选择偏保守的成熟料也不要选扩展型号。原理图阶段就花10分钟把规格书和PHY手册对一遍后面能省下一整轮改板。2.3 中心抽头、Bob Smith电阻和地分割独立网络变压器的封装上通常有中心抽头Center TapPHY侧中心抽头的接法是最容易出问题的地方。绝大多数PHY会要求中心抽头接一个电容/电阻组合或者直接接对应电源具体参考PHY手册。分压电源、磁珠和电容取值不对会直接影响送到线缆上的共模电压造成EMI异常。次级侧线缆侧的中心抽头常见做法是接Bob Smith终端匹配网络。千兆标准的Bob Smith网络不是百兆那种一个75Ω电阻加电容那么简单标准做法是四对线分别对地接75Ω电阻四个电阻在电容侧汇合再通过1000pF/2kV的电容接到机壳地。它的作用是给线缆侧的共模信号一个到地的低阻路径同时不影响差分信号。很多量产板为了省成本把这一组电阻网络省了结果传导发射和辐射发射双双超标。我的建议是如果空间允许这组电阻一定保留成本没几毛对EMC的收益却非常明显。地分割的问题也在这里体现。变压器下方通常会被两条很窄的地平面切得很碎形成“岛屿”这个区域就是为了分隔连接器地PGND/机壳地和系统数字地GND再通过一个高压电容或磁珠在变压器下方把两种地连接起来。变压器不是铺铜随意的器件它本身就担任“跨地桥梁”的角色铺铜一定要按它的封装画好隔离带。2.4 独立变压器与集成RJ45怎么选这是项目初期就要定的方案。独立变压器加普通RJ45优势是灵活、散热好、器件成本略低适合自己控制布局的板卡集成RJ45自带变压器和指示灯优点是省面积、物料管理方便、整体链路经过厂家优化缺点是一旦坏了只能整体换掉且有些集成座的内部走线不够理想需要实测验证。我自己的经验是如果是小批量产品、空间紧凑优先考虑集成RJ45如果对信号质量有苛刻要求、需要调试空间就选独立变压器方案。两种方案在原理图上的接法差异主要在中心抽头处理和指示灯定义不要想当然照搬网上模板一定要对照PHY手册和数据手册。特别是集成RJ45不同厂商的内部连线顺序并不完全统一拿到的封装库最好和实物测量一遍避免反向。3. 差分线基础原理先搞懂100Ω是怎么来的3.1 差分信号到底是高值还是低值技术群里经常有人问“LVDS差分线的高值和低值是多少伏”这类问题背后其实是一个常见的误解把差分线当成两根单端线来理解。差分信号在一条线上跑的是正极性波形另一条上跑的是负极性波形接收端只关心它们两者之差。比如LVDS共模电压在1.2V附近差分输出电压大约±350mV所以“高值”并不是指P端3.3V、N端0V而是P相对N的电压差为350mV或-350mV。千兆以太网虽然用PAM5多电平编码差分接收的原理也一样判断的是两端之差而不是某一端对地的高低。这个认知直接影响走线差分对的两根线必须并行走让外界噪声对两根线产生几乎相同的影响形成共模在接收端相减后被抵消。如果两根线长短不一致、间距忽大忽小外界耦合进两根线的噪声不一样即使在接收端相减残余噪声依然很大。所以“等长”和“等距”不是强迫症而是差分传输的原理性要求。3.2 100Ω差分阻抗的物理来源以太网线缆至今仍是100Ω双绞线的天下所以PHY芯片和变压器两侧都要按100Ω差分来设计。差分阻抗Zdiff是两根线之间阻抗的叠加典型公式可以近似理解成当两根线靠得很近时线间耦合会显著改变等效阻抗所以要靠线宽和线距共同调节。线宽决定走线和参考平面之间的单位电容电感线距决定线间耦合强弱。目标100Ω差分阻抗通常对应的单端阻抗可能在50Ω附近稍低一点但二者不是简单的二倍或一半关系要具体叠层计算。实际工程上我不会手算这个公式而是用Polar Si9000或板厂提供的阻抗计算工具输入板材Dk、铜厚、介质厚度设定目标阻抗100Ω软件会给出一组线宽/线距再和板厂确认。注意表层裸露且喷锡或有绿油覆盖和底层完全被绿油包覆的模型不一样别用同一个参数硬套。如果板厂说“我们标准叠层能做100Ω差分线宽5mil、间距5mil”那你就按板厂给的参数做不要自己发明。只要条件允许尽量让网口差分线走在表层因为过孔少、参考平面好控。3.3 参考平面和回流路径决定了成败差分信号真正回流时并非只靠两根线之间回流还有一部分沿着参考平面通常是地平面回流参考平面因此必须连续。所谓连续就是信号正下方不要被电源分割、开槽或长条过孔阵列切断。一旦参考平面被割断回流就得绕路产生大环路既增加电感又形成共模辐射。网上常有人争论“差分线底下要不要全铺地”其实关键不是铺不铺而是保持参考平面连续。在千兆网口布局里尤其是变压器跨接在两个地之间的位置很容易出现参考平面断开的情况。处理思路是差分线走线区域要保证至少完整的第三层地平面或表层地连续在变压器/RJ45区域则要考虑两种地在哪一点连通不能为了追求连续把两片地盲目短接那会让大量高频共模电流在地间乱窜。第三层如果是电源层也不是完全不能用但前提是电源平面本身完整并且对应电源域的噪声足够低。最稳的组合是第二层完整地第一层走差分第三层电源第四层再铺地。如果层叠能把网口这一段放在地参考层之间那效果最好。4. 差分线走线实操与Altium约束设置4.1 布线前必须设好的规则动手布线推荐先打开PCB规则编辑器把差分对规则定义清楚。先确认网络名把TX0/TX0-、RX0/RX0-等四对线分别建立差分对。建立差分对后设置差分阻抗约束目标100Ω同时还可以设置最大不耦合长度比如Max Uncoupled Length建议控制在50mil以内否则一段差分线突然分开就是一段阻抗失配区。此外要设置间距规则差分对与其他信号线之间至少拉开3倍线宽3W。我习惯设到4W以上因为千兆四对线同时工作线对与线对之间的串扰非常容易超标。线对内部的线距按照阻抗计算设定线对之间的间距单独用间距规则约束。还要防范的是不要把网口的差分线跟GPIO、LED灯线、时钟线并行走长距离一旦间距不够LED翻转噪声会耦合进差分信号。4.2 Altium Designer怎么条件差分线长度“ad怎么条件差分线长度”应该说的是Altium Designer里怎么给差分线做长度条件约束。实际操作分两步第一步在PCB Rules and Constraints Editor里新建High Speed下的Differential Pairs规则填入Min/Max/Typical阻抗值100Ω在Matching区域设置差分对长度阈值比如组内最大差值5mil。这一步是让系统知道你要做差分等长并且以100Ω为目标。第二步布完线后用Interactive Diff Pair Length Tuning工具逐对调长度。这个工具会弹出蛇形线调整界面可以直接拖动调整幅度屏幕上会实时显示当前长度和目标长度的差值。调整时注意蛇形线段的间距要满足3W以上否则蛇形线自己先交换能量等于白绕。如果板上有四对线还建议在Differential Pairs Matched Length规则里设置组间等长千兆通常要求四对线之间的长度差尽量小一般控制在50mil以内。有些PHY手册会写具体的P/N skew要求比如正负5mil那么组内误差按手册来比规则默认更严格。走线时尽量直接用蛇形线补偿不要用“绕大圈”的方式调长度那样会绕出更大的环路面EMC效果会变差。4.3 连接器、变压器、PHY三者的摆放顺序位置安排的顺序是PHY靠近板边但不顶到板边变压器贴近RJ45连接器RJ45放在板边。PHY到变压器、变压器到RJ45的距离都要尽量短中间不要插其他高噪声器件。换句话讲这一段信号链路应该像一条“直通走廊”尽量少拐弯、少换层。RJ45金属外壳的固定脚和“屏蔽地”要单独处理通常连接到机壳地与PCB上的信号地之间用高压电容或磁珠连接。注意不能直接大面积短接否则会因为地电位差产生地环路电流网口反而更容易被雷击打坏。我见过不少板子为了“共地”把RJ45金属外壳信号地统统短接结果雷击浪涌测试一打就挂。正确做法是让金属壳只连到机壳地机壳地通过一个1000pF/2kV高压电容或者一个合适磁珠接到系统地上。变压器正下方的地区域很多参考设计会把次级侧和初级侧的铜箔切一道缝形成所谓“跨地隔离”。如果用的是集成RJ45集成座本身已经包含变压器这个隔离区域一般在RJ45封装内部的引脚区体现PCB上只需要在RJ45下方做好禁布区不要把大片地铜直接填进去。这里的分割线要开多宽没有统一标准常见做法是连续的中空带宽度20到40mil保证两侧地不通过铜箔直接相连。4.4 过孔焊盘和测试点的处理千兆差分线尽量保证同一对线走同一层能不过孔就不过孔。非要换层打过孔一定要在过孔旁边预留回流地孔。打个不严谨但好记的比方差分线上每一个过孔都是阻抗曲线上的一个“坑”过孔越多坑越深眼图越差。所以我设计时会给网口区域留足够空间让它尽量做到“表层直通”。测试点也是个坑。很多项目为了产测方便在差分线上加测试焊盘结果高频信号在焊盘上形成stub短桩线反射明显。如果测试点非加不可尽量选择T型分支或最小化焊盘尺寸并和PCB工厂确认焊盘的寄生参数。我更推荐的做法是用串联电阻位置或去耦电容位置做测试点而不是单独拉出来两片大铜箔。还有一点容易漏差分线进入变压器焊盘区域时焊盘自身会让线宽突然变大这本身就是阻抗突变。设计时可以把焊盘到走线的过渡做成渐变或泪滴减小反射。5. 常见问题与排查技巧实录5.1 网口不通或速率上不了千兆遇到过最多的情况是Link能up但只有百兆或者能协商上千兆却大量丢包。优先查物理链路的三处一是差分线极性是否接反即P/N是否对调很多排阻封装看错丝印会导致这一情况二是TX/RX对调个别PHY没有Auto-MDIX或默认关闭需要确认是否要交叉三是变压器引脚方向有没有搞反初级和次级颠倒是低级错误但真有人犯过。排除上述之后再查等长。四对线等长差太大信号无法同时到达接收端时钟恢复困难。拿示波器看差分线两端波形最直接能看到明显的过冲或抖动就拼命查阻抗和回流路径。还有一种情况容易被忽略PHY芯片的配置电阻设置错了比如千兆模式没被使能、CLK频率错位也会导致协商结果始终停在百兆。硬件上先确认PHY的strapping pin电平然后用寄存器读一下协商状态再动手改PCB。5.2 网口辐射超标怎么办进了实验室才发现辐射超标的优先补三样共模电感、Bob Smith端接、地连接方式。先确认原理图上是否省略了共模电感或集成变压器内部是否真的包含了共模电感再确认次级侧Bob Smith网络是否完整最后看RJ45金属壳是不是真正连到机壳地。很多板子把金属壳直接悬空或者用长线拉到芯片地辐射自然下不来。整改层面如果PCB还没投板可以在变压器次级侧的差分线上预留共模电感位置即使当前设计不用也可以把它设计成0欧电阻或直接跳过的默认接法。如果已经有样机快速验证是否差共模电感的方法是在RJ45和网线之间夹一个外置磁环看辐射是否下降借此确认泄漏主要在线缆侧。这个土办法在实验室里救过我好几次。5.3 阻抗测试不过关如果板厂反馈差分阻抗测试只有90Ω或者105Ω先别急着改线宽。确认测试报告用的时域反射计TDR测试点是不是取的差分对中间位置最好截取完整线段远离过孔和焊盘。如果确认真实偏改线距比改线宽更有效因为差分阻抗对线距更敏感但线距又会影响耦合所以要重新用计算软件仿真然后通知板厂换叠层。还需要确认是不是参考平面出了问题。比如差分线穿过了电源分割槽参考平面在某个区域从地变成电源阻抗突然跳变TDR测出来整体就偏。先把参考平面走线路径高亮检查一遍再怀疑线宽线距这个顺序不能乱。5.4 几处容易犯的小众错误最后提几个我在别人图纸上经常见到的坑RJ45下方铺铜铺得太实在把变压器和RJ45之间的差分线分割得七零八落。这个区域的铜箔要谨慎处理该禁布的禁布。差分线走到了板子的边缘离板边太近回流路径被切断。表层信号离板边最好有20mil以上的距离否则边缘场泄漏严重。四对差分线交叉换层在另一层上跨越了电源分割。换层时必须成对打孔并且相邻地孔保证回流连续。中心抽头滤波电容放在走线远端导致抽头本身走了一段长线。中心抽头到滤波电容的连线应该短而粗避免形成新的天线环。把测试点加在靠近PHY的位置让stub直接打到PHY焊盘上。测试点要么不加要加就靠近连接器端并且stub尽量短。这些都不算难解决但往往藏在角落里容易在评审时被漏掉。画完板子后把网口相关网络单独显示沿链路走一遍比什么都靠谱。说实话千兆网口的设计难度在高速PCB里只能算入门级可它几乎涵盖了所有高速设计的基础点阻抗、等长、回流、隔离、EMC。我每次画完网口习惯性再检查一遍变压器到RJ45的差分线长度、蛇形线间距、地分割是否被破坏这三项过了网口的可靠性基本就有了。希望这篇由变压器选型到差分线走线的拆解能让你少走几条我当年绕过的弯路。