1. 为什么非要做轨到轨从共模输入范围被吃掉说起做模拟IC设计的朋友应该都遇到过这种场景一个低压LDO、一颗电池供电的运放或者一个电源检测模块输入信号被分压电阻网络拉到电源轨附近。结果运放没坏但输出就是不对——要么增益掉得离谱要么干脆翻转。查来查去问题往往出在输入级罢工了。常规的差分输入级PMOS对管允许输入范围接近VDD但到不了VSS附近NMOS对管允许输入接近VSS却碰不了VDD。单个输入对能覆盖的共模范围大体是从某一边电源轨往里缩一个过驱动电压再加一点余量。当电源电压降到3.3V、1.8V甚至更低信号裕量越来越小这种限制就非常致命。我们希望输入级在整个共模范围内从VSS一路到VDD都能保持恒定的小信号增益、单位增益带宽和噪声性能稳定这就是轨到轨Rail-to-Rail输入级的核心诉求。解决思路也直接用NMOS和PMOS互补差分对并联让两边在不同共模区间轮流扛活再把两者的小信号特性做平让总跨导尽量恒定。这篇文章我想把两级Miller补偿架构下的轨到轨输入级设计完整梳理一遍。重点放在恒定跨导输入级的几种实现方法、两级结构的补偿逻辑以及实际仿真和版图中踩过的坑。适合已经学过基本运放原理正在做具体电路设计或者准备把轨到轨运放落到项目里的读者。2. 轨到轨输入级别的想当然直接并联就差在跨导漂移上最简单粗暴的轨到轨输入级就是直接把PMOS差分对和NMOS差分对并联尾电流源各给一份。这种结构在共模电压VCM处于中间区域时两组对管同时导通总跨导是两对和当VCM靠近某一侧电源轨其中一对截止只剩另一对工作总跨导直接掉一半。对增益精度要求不高的场景这种波动也许能忍。但如果你需要运放在整个输入共模范围内维持相对恒定的带宽和增益——比如用于高精度比较器前置放大、采样保持电路或者作为某些闭环系统中的误差放大器——跨导在1:2之间变化意味着单位增益带宽跟着抖动不同共模点的环路特性就不一致严重时相位裕度也会被拉偏整个系统的稳定裕度被吃掉一块。这就是为什么光并联不够还要做恒定跨导控制。2.1 跨导恒定为什么这么重要跨导gm是输入电压到输出电流的转换系数。运放的单位增益带宽约等于gm除以补偿电容指主极点处GBW gm/(2π·Cc)。如果gm随着共模输入变化发生1:2波动GBW也会1:2波动。在闭环使用场景中这意味着同样一个反馈网络在不同输入共模点下环路增益和带宽不一样瞬态响应和稳定性表现也就不一致。反馈系统设计中我们希望环路的开环特性在各工作点下尽量一致否则环路补偿参数就很难折中。2.2 恒定跨导的数学目标要实现恒定跨导目标是把总输入级跨导表示成Gm_total gm_p gm_n其中gm_p为PMOS输入对跨导gm_n为NMOS输入对跨导。在中间区域两对同时工作时二者相加在边缘区域仅一对工作时由一对单独贡献。理想情况是让这个Gm_total在整个共模范围内保持不变。最直观的思路是区域切换即控制输入级在不同阶段由不同结构主导工作再让每个阶段的等效跨导基准一致。实际设计中通常分三步完成控制模块产生随共模电压变化的控制信号输入级根据控制信号调整尾电流输出端将各区域的gm校平。3. 恒定跨导实现方案从电流镜倍乘到位移电平的取舍实现恒定跨导有好几条技术路线从结构复杂度、功耗开销、工艺敏感性几个维度看各有取舍。这里把我在项目中实际评估过、或者流片验证过的方案做个横向对比。方案核心思想跨导平坦度额外代价工艺敏感性3倍电流镜方案边缘区域NMOS/PMOS单对工作电流为中间区域每对电流的3倍理论最平坦但受电流镜匹配和二阶效应影响控制逻辑复杂需要额外电流镜网络中等依赖配对精度互补开关加电流比例调节通过共模电平控制开关动态切换尾电流量平坦度依赖于开关时序精度开关时序存在毛刺风险中等电平位移方案将输入共模电平平移后再处理跨导恒定但引入额外输入端寄生和失调风险需要独立的位移电路输入等效噪声增加低1.5倍偏置电流方案近似在两对管同时导通区间每对电流都减半跨度较小中间区域平坦度较高总功耗相对低但边缘区跨导仍下降低我在实际项目中用得最多的是3倍电流镜方案。原因很直接它能从原理上让两对管子完美交接理论上做到区域切换时总跨导严格一致而不像近似方案只优化某一段区间。代价是附加电流网络稍微复杂但对数字标准CMOS工艺来说这些都是常规单元风险可控。3.1 让跨导恒定的偏置计算以3倍电流镜方案为例核心思路是让输入级的每对差分管的偏置电流随共模电压变化。设NMOS差分对和PMOS差分对在中间区域各分配电流I_tail则当一对截止、另一对单独工作时给工作着的这对分配3I_tail。这个3不是拍脑袋来的。因为工作在饱和区的MOS管跨导近似正比于sqrt(I_D)如果单对工作时电流变为3倍单对跨导变为sqrt(3)倍同时把单对导通时的等效跨导经电流镜映射回总跨导配合输入对管的尺寸比例就可以让总跨导在单对工作和双对工作两种状态下相等双对工作状态Gm_total gm_p gm_n ≈ 2·gm_single其中gm_single是每对在I_tail下的跨导单对工作状态Gm_total gm_active sqrt(3)·gm_single其中gm_single是单位电流下的跨导需与双对工作状态的gm对齐通过设计电流镜的镜像比例和输入对管的宽长比使sqrt(3)倍的跨导变化恰好补偿掉少一对管带来的跨导损失。实际优化时还需要考虑短沟道效应和体效应带来的偏差最好在仿真里做一步精细调整。4. 带控制模块的输入级实现细节我流片验证过的结构是这样的输入级由互补差分对一个PMOS差分对、一个NMOS差分对加一个共模控制模块组成。控制模块的作用是感知当前共模输入电平决定是加大NMOS对尾电流还是加大PMOS对尾电流以维持总跨导恒定。4.1 控制模块怎么工作控制模块本质上是一个由共模电压控制的电流分配开关。实现上我常用一个简单的比较器结构或者一个源极耦合的电流切换电路。具体做法将输入共模电压VCM经过两个电平检测支路一支用于检测VCM接近VSS另一支用于检测VCM接近VDD。当VCM处于中间区域时两支都不触发NMOS和PMOS差分对各吃一份正常的尾电流当VCM拉高接近VDDPMOS对面临截止风险控制模块就把PMOS对的尾电流清零同时将NMOS对尾电流提升到3倍反之亦然。这个当前哪对管子要截止的判断核心依据是输入共模电压与电源轨的间距VCM接近VDDNMOS对源栅电压充足保持导通PMOS对源栅电压可能被压制到无法保持饱和区工作状态因此需要关闭PMOS对、加大NMOS对电流。VCM接近VSS反过来关闭NMOS对、加大PMOS对电流。VCM在中间两对保持同时导通各分配适中尾电流。4.2 设计中的尺寸选型控制模块内部还得有一组差分对作为传感器这组传感器的输入共模范围必须覆盖整个电源区间不然当VCM靠近电源轨时传感器自己先罢工了。我常用的办法传感器用一对低压阈值管或者耗尽型管来做并在版图上严格匹配。若工艺里没有耗尽型管也可以用简单的电阻分压网络降电平后再进传感器代价是增加功耗和响应延迟。以0.18μm工艺为例VDD1.8V时我一般设定VCM_H1.2V为切换阈值VCM_L0.6V为另一侧切换阈值中间0.6V到1.2V为两对同时工作区。切换阈值选取需要考虑输入对管在饱和区边界时的过驱动电压至少要留出200mV以上的裕量避免输入对进入线性区导致跨导急剧衰减在切换带沿线产生增益凹陷。5. 两级Miller补偿的设计逻辑输入级只是半个故事。轨到轨输入级接上第二级放大后整体依然是一个两级运放结构。两级结构要稳定工作就必须做频率补偿。Miller补偿是经典中的经典思路是把第二级的输入电容等效放大后在主节点形成大电容实现极点分裂把主极点往低频推、次极点往高频推。这里重点说两个细节补偿电容的取值逻辑以及调零电阻消除右半平面零点的问题。5.1 Miller补偿电容的取值依据Miller补偿的本质是把第二级增益作为电容倍乘系数。设第一级输出阻抗为R1、第一级到第二级之间的寄生电容为Cp第二级增益为A2补偿电容Cc接在第二级输入与输出之间则主极点近似为ω_p1 ≈ 1 / (R1 · (Cp Cc·(1 A2)))也就是说主极点被压到很低的频率。而第二级输出端的次极点由于Miller效应使得该节点总电容相对变化不大被推到较高频率处。选择Cc时需要根据目标单位增益带宽GBW决定Cc gm1 / (2π · GBW)以gm1200μs、目标GBW10MHz为例Cc ≈ 200e-6 / (2π × 10e6) ≈ 3.18pF。实际取值建议在此基础上留30%左右裕量补偿PVT波动下的gm变化。要注意的是如果Cc取太大次极点会被拉低相位裕度反而恶化取太小主极点不够低单位增益带宽内可能出现两个极点叠加。这种补偿电容不是越大越稳的反直觉结论新手调试时经常会困惑。5.2 Miller补偿的右半平面零点与RHP零点问题Miller补偿还有个常见副作用会产生一个右半平面RHP零点位于ω_z ≈ gm2 / Cc其中gm2是第二级跨导。这个零点在幅频特性上提供20dB/dec上升在相频特性上产生-90°相位滞后对稳定性是雪上加霜。如果gm2/Cc落在单位增益带宽附近会让相位裕度显著恶化。解决手段是串联一个调零电阻Rz通常取Rz ≈ 1 / gm2如果gm2100μs则Rz约为10kΩ。此时零点被推到无穷远或者直接移到左半平面充当一个额外的高频极点帮助提升相位裕度。实际设计时这个电阻我建议用电阻阵列或工作在深三极管区的MOS管实现因为gm2会随工艺角和温度变化固定电阻很难在所有corner下都匹配好。5.3 两级整体的稳定性判据两级Miller补偿的设计目标是把单位增益带宽设计在第一极点之后、第二极点之前同时保证BW处的相位裕度≥60°至少也要≥45°。通常需要保证第二极点频率远大于单位增益带宽典型要求为2.2倍以上对应60°相位裕度假设主极点已充分低频。右半平面零点位置要么推到GBW之外要么用调零电阻消除。输出负载电容COUT会影响次极点位置。若输出接大电容负载第二级输出极点会被拉到很低此时Miller补偿的极点分裂效果会被削弱需要考虑在第二级加源级跟随器缓冲或者采用更复杂的补偿结构。6. 运放的整体架构与小信号参数的相互制约两级轨到轨运放的整体架构输入级之后接一个共源极第二级再加输出级如果需要驱动片外负载。这里有一个设计上容易忽略的约束输入级和第二级像跷跷板一样互相制约。6.1 输入级指派了整体功耗预算输入级的总跨导决定GBW而输入级的功耗直接决定尾电流大小。若目标GBW10MHzgm1200μs那么输入级每对差分管的静态电流都要对应分配。对工作在饱和区的MOS管gm2·ID/Vov若过驱动电压Vov取150mV则每对差分管的偏置电流至少为ID gm·Vov / 2 200e-6 × 0.15 / 2 15μA加上控制模块、电流镜偏置的功耗整个输入级总电流通常要到60~80μA。这个数字在低功耗设计中会非常扎眼需要跟GBW目标做折中。6.2 第二级增益和摆率需求第二级用共源放大器提供的增益通常为30~50倍。第二级的偏置电流则主要由压摆率决定。两级运放的压摆率近似为SR I_tail_total / Cc以I_tail_total60μA、Cc3pF为例SR约为20V/μs。如果想提高SR要么增加输入级尾电流要么减小Cc。但Cc减小会推高主极点、拉低相位裕度所以一般是通过增加尾电流来补偿。这个互相制约的关系在项目初期制定设计指标时就要想清楚。6.3 系统工艺角和温度特性轨到轨运放的一大难题是各性能参数随工艺角和温度波动较大。尤其是恒定跨导电路电流镜的匹配在SS、FF、SF、FS各corner下会漂移。比如3倍电流镜方案如果镜像MOS管阈值电压失配50mV在低过驱动电压下电流镜像误差就可能达到10%以上跨导平坦度就会破功。因此设计恒定跨导电路时电流镜管要尽量用大尺寸、低Vov设计同时控制模块的开关阈值也要随PVT自动跟踪否则可能出现跨导加倍或跨导减半的极端情况。我通常的做法是在控制模块中加一个跟随共模电压变化的参考电流让切换阈值具备一定自适应能力。具体来说用共模输入电平通过一个简单的电平检测电路产生一个和电源轨相关的工作电流再把这个电流引入电流镜分配网络保证在SS corner下阈值电压移动不超过±100mV。7. 偏置电路对恒定跨导的关键作用很多做运放的工程师容易忽略偏置电路对轨到轨输入级性能的决定性影响。输入级的恒定跨导之所以能成立前提是电流镜能精准提供指定比例的电流而这个指定比例能否成立完全取决于偏置电路的鲁棒性。7.1 自举偏置与共模反馈偏置电路我通常采用自举偏置结构比如经典的Beta-multiplier或者带运放的强制共模反馈偏置。自举偏置产生一个相对电源电压变化不敏感的基准电流然后再通过电流镜阵列分配给输入级和控制模块。这样既能提供稳定的尾电流又能保证不同镜像支路之间的比例关系不随电源电压波动。如果是全差分结构的轨到轨运放比如用于ADC前端、开关电容电路还必须加共模反馈CMFB电路稳定输出共模电平。两级全差分结构里第一级和第二级都需要各自的CMFB。CMFB的环路带宽建议设计为信号环路GBW的1.5倍以上否则共模环路的建立速度会拖累整个运放的建立时间。7.2 偏置电路与输入级的电流比例设计偏置电路产生基准电流I_REF后通过电流镜为输入级提供尾电流。在3倍电流镜方案中需要三组镜臂分别提供I_REF、2I_REF或3I_REF的组合。为了保证镜像精度电流镜管使用厚栅氧如果工艺提供减小漏电采用共源共栅结构提升输出阻抗所有电流镜管的源端退化电阻或等效退化尽量一致版图上使用共用质心或者多层交叉指状布局减少工艺梯度导致的失配。以我的经验电流镜管的沟道长度至少取最小沟道长度的3~5倍典型取L1μm对180nm工艺这样沟道长度调制效应的影响可以压到设计容忍范围以内。8. 版图设计与匹配注意事项电路原理没问题版图如果乱画流片回来一样翻车。轨到轨运放的版图有以下几个特别需要注意的点。8.1 差分对管与电流镜的匹配原则输入差分对管和电流镜管必须做严格的对称匹配。差分对管用Common-Centroid共质心布局把两个管子的叉指交错排列热梯度和工艺梯度的影响能互相抵消。电流镜的各个支路布局也要保持方向一致避免金属连线上产生系统性压降差。金属走线引入的寄生电阻在高精度电流镜里会造成几十毫伏的等效失配这在低功耗低压设计中尤其致命。8.2 补偿电容与寄生隔离Miller补偿电容如果使用MOS电容其两端的寄生电容会改变极点位置。建议补偿电容周围留出足够间距避免与相邻信号线间形成耦合电容。电容底下尽量铺地屏蔽减少衬底噪声注入。调零电阻如果使用多晶硅电阻注意在两端加上dummy电阻保持刻蚀均匀性。8.3 电源地线拓扑输入级和输出级的电源地线需要分开走避免输出级的大动态电流通过地线电阻耦合到输入级。两级电路分别用独立的电源岛在芯片顶层统一汇合。大电流的ESD器件区域也要离输入对管远一些防止ESD触发时的latch-up风险或衬底噪声干扰。9. 仿真验证中容易被忽视的测试点电路搭完、版图画完并不代表万事大吉。轨到轨运放的验证比普通运放要多做几项针对性的测试。9.1 跨导随共模电压的扫描这是核心验证项。在Spectre或Hspice中将输入共模电压从VSS扫到VDD观察运放的总跨导曲线。理想结果是恒定水平线实际会看到中间平坦、两端略有上扬或凹陷。一个可接受的判据是全共模范围内Gm波动不超过±5%。若波动过大需要调整控制模块的电流比例或输入对管尺寸。9.2 环路稳定性在边界条件下的验证由于跨导变化会直接影响GBW稳定性验证不能只在一个共模点做。应在VCMVSS0.1V、VCMVDD/2、VCMVDD-0.1V三个典型点分别跑开环AC仿真用STB分析或者断环注入法检查每个点的相位裕度和增益裕度。如果某点相位裕度低于45°就要回头调整Cc和调零电阻的取值。9.3 共模阶跃响应在闭环单位增益配置下给运放输入一个大幅度共模阶跃从VSS附近跳到VDD附近观察输出是否产生明显毛刺或振荡。这一项能暴露控制模块的切换时序问题。如果切换瞬间输出出现窄脉冲毛刺说明当前工作支路切换时输入级总输出电流产生了瞬时中断或不匹配这意味着控制模块的时序滞后太大需要对控制模块的节点电容或晶体管翻转速度做优化。9.4 静态功耗与漏电检查轨到轨输入级为了恒定跨导必然在某些区域把某一路电流加大到3倍整体静态功耗会比普通输入级高。仿真时要在TT、SS、FF三个corner、-40°C到125°C温度范围内全部跑一遍静态功耗确认不超过设计指标。特别是高温下衬底漏电会上升控制模块的静态电流路径可能被干扰。10. 常见问题、改良方向与经验沉淀最后聊几个非教科书内容。这些东西是我反复流片、调试过程中积累的经验不一定每个都有人写进文档里但对实际落地很重要。10.1 输入对管跨导平坦度的二次修正仅靠3倍电流镜方案理论上可以把跨导做平但实际会受短沟道效应影响。当NMOS和PMOS差分对同时导通时它们各自的VDS会随共模电压变化造成输出阻抗和跨导的轻微变化。更精细的做法是加一层辅助跨导校准环用一个小环路实时检测当前总跨导的偏差再微调控制模块的电流分配比例。这个环路不需要很快但能显著提升跨导平坦度。代价是增加电路复杂度和功耗适合对精度要求比较苛刻的场合。10.2 失调电压在不同共模区间可能存在台阶控制模块切换工作状态时如果NMOS和PMOS输入对的等效输入失调电压不同会导致运放整体输入失调电压在切换点附近出现一个台阶变化。比如VCM从0.5V升到0.7V时控制模块触发了电流分配切换输入失调瞬间跳变1mV。这个现象在低电压高精度应用里很要命。缓解方法一是尽量优化PMOS对和NMOS对的匹配特性让两者的失调平均值接近二是在切换阈值附近设计一段不敏感的死区或滞回区域避免临界状态下的抖动。如果系统允许还可以在输入级加入自稳零或斩波稳零辅助支路在后台周期性校准失调。10.3 当你的负载电容特别大时怎么办如果输出要直接驱动100pF以上的片外电容两级Miller补偿的架构就比较吃力了。次极点会被负载电容拉到很低Miller补偿的极点分裂效果失效。这种情况下我会考虑改用NMCNested Miller Compensation也就是嵌套Miller补偿或者增加一级源极跟随器把输出级的高阻抗点和负载电容隔离开来。前者结构复杂度高对补偿电容取值敏感后者多一个极点也需要仔细设计跟随器本身的带宽。这个取舍没有标准答案完全取决于系统指标。10.4 设计工具与流程建议整个设计流程我建议按以下顺序推进先定GBW、相位裕度、负载电容、功耗、输入共模范围等系统指标通过手算确定gm1、Cc、第二级跨导等核心参数的初始值搭电路用schematic-level仿真验证DC工作点、AC响应、跨导平坦度跑PVT corner重点看跨导平坦度和相位裕度在FF/SS下的表现如果偏差超过设计余量调整控制模块电流比例和输入对管尺寸而不是粗暴加大Cc版图实现后做寄生参数提取PEX后仿真重点比较PEX后相位裕度与schematic之间的差距若PEX后GBW或相位裕度衰减明显优先检查输入对管栅极寄生电容和第一级输出节点寄生电容必要时在Cc上做微调。在我实际项目中步骤5和步骤7是花费时间最多的环节。因为寄生参数对Miller补偿的影响很难完全靠手算预计更多是靠经验和多次迭代。轨到轨运放设计最难的地方不在某一个模块本身而在多个模块之间的耦合制约关系。你把输入级跨导调平了第二级的极点位置可能受影响你把第二级增益调高了Miller补偿的零点位置又变了。每一步调整都要回到整个系统的稳定性和带宽需求来审视。这也是模拟设计让人又爱又恨的地方——每一个参数都牵着另一个参数的命。如果你正在做类似的电路我的建议是不要一上来就追求极致的跨导平坦度先搭一个能正常工作的基准版本跑通全流程再逐步优化非理想因素。这样即使某一步出问题也容易定位到具体模块不至于整片推翻重来。