1. 项目概述与核心价值在工业控制和电机驱动这类对实时性要求极高的嵌入式应用里如何让数据在CPU、DMA和协处理器如CLA之间高效、可靠地流动是决定系统性能上限的关键。很多工程师在初次接触TI的C2000系列特别是像TMS320F28003x这样功能强大的MCU时面对手册里动辄几十页的寄存器描述往往会感到无从下手。DMA和CLA的触发源怎么选内存区域的访问权限如何配置才能既安全又不影响性能这些问题如果没搞清楚轻则系统效率低下重则出现数据竞争、内存访问冲突等难以调试的硬伤。我最近在做一个高性能伺服驱动项目深度用到了F28003x的DMA和CLA。在调优过程中我花了大量时间研究DMA_CLA_SRC_SEL_REGS和MEM_CFG_REGS这两组寄存器。它们不像GPIO或PWM那样直观但却是构建高效、稳定数据管道的基石。DMA_CLA_SRC_SEL_REGS让你能灵活地将ADC转换完成、ePWM时基事件等硬件信号精准地映射到特定的DMA通道或CLA任务上实现“事件驱动”的数据搬运和计算。而MEM_CFG_REGS则像系统的内存“保安”和“管理员”负责配置不同RAM块专用RAM、局部共享RAM、全局共享RAM的访问权限、主控归属CPU还是CLA甚至ECC/奇偶校验的测试模式对于多核/主控架构下的内存安全至关重要。这篇文章我就结合自己的实战经验为你彻底拆解这两组寄存器。我不会只复述手册的表格而是会重点讲清楚为什么需要这些配置在不同应用场景下如何选择配置时有哪些必须避开的“坑”无论你是正在评估F28003x还是已经在项目中被这些问题困扰相信这篇近万字的详解都能给你带来直接的帮助。2. DMA与CLA触发源选择寄存器详解DMA_CLA_SRC_SEL_REGS寄存器组是连接片上丰富外设事件与DMA/CLA两大“加速器”的调度中心。它的核心思想是解耦将硬件事件源如ADC、ePWM、SPI与具体的执行单元DMA通道、CLA任务进行动态绑定而不是固定死。这种设计带来了极大的灵活性。2.1 寄存器地图与锁定机制首先我们得从整体上把握这组寄存器的布局。根据手册其内存映射如下偏移地址 (Offset)寄存器缩写 (Acronym)寄存器全名写保护0hCLA1TASKSRCSELLOCKCLA1任务触发源选择锁定寄存器EALLOW4hDMACHSRCSELLOCKDMA通道触发源选择锁定寄存器EALLOW6hCLA1TASKSRCSEL1CLA1任务触发源选择寄存器-1EALLOW8hCLA1TASKSRCSEL2CLA1任务触发源选择寄存器-2EALLOW16hDMACHSRCSEL1DMA通道触发源选择寄存器-1EALLOW18hDMACHSRCSEL2DMA通道触发源选择寄存器-2EALLOW一个非常关键的设计是锁定寄存器LOCK。CLA1TASKSRCSELLOCK和DMACHSRCSELLOCK分别用于锁定CLA任务和DMA通道的触发源选择寄存器。锁定后对应的SRCSEL寄存器将变为只读防止软件意外修改导致系统运行时触发逻辑混乱这对于功能安全FuSa应用尤其重要。锁定机制的操作细节与避坑指南锁定寄存器的位是R/WSonceRead/Write Set-Once类型。这意味着只能从0写1不能从1写0。一旦置位只有系统复位SYSRSn才能清除它。你在调试时如果误操作锁定了寄存器就只能重启芯片了。锁定只防写不防读。即使寄存器被锁定你依然可以读取其配置值这对状态监控没有影响。操作顺序至关重要。正确的配置流程必须是先配置好CLA1TASKSRCSEL1/2和DMACHSRCSEL1/2确认触发源映射无误后最后才去设置对应的LOCK位。这个顺序绝对不能错。在代码中配置流程通常如下所示// 步骤1解除EALLOW保护准备配置系统寄存器 EALLOW; // 步骤2配置CLA1任务触发源。例如将TASK1映射到ADCINT1事件 // 假设ADCINT1的触发源编码是0x0A DmaClaSrcSelRegs.CLA1TASKSRCSEL1.bit.TASK1 0x0A; // 配置其他任务... // 步骤3配置DMA通道触发源。例如将DMA CH1映射到EPWM1_SOCA事件 // 假设EPWM1_SOCA的编码是0x10 DmaClaSrcSelRegs.DMACHSRCSEL1.bit.CH1 0x10; // 配置其他通道... // 步骤4在确认所有触发源配置正确后锁定寄存器防止意外更改 DmaClaSrcSelRegs.CLA1TASKSRCSELLOCK.bit.CLA1TASKSRCSEL1 1; DmaClaSrcSelRegs.CLA1TASKSRCSELLOCK.bit.CLA1TASKSRCSEL2 1; DmaClaSrcSelRegs.DMACHSRCSELLOCK.bit.DMACHSRCSEL1 1; DmaClaSrcSelRegs.DMACHSRCSELLOCK.bit.DMACHSRCSEL2 1; // 步骤5恢复写保护 EDIS;注意务必在系统初始化阶段、外设和DMA/CLA本身尚未使能之前完成这些配置和锁定。在运行时动态重绑定触发源是高风险操作通常不被推荐。2.2 CLA任务触发源配置实战CLA1TASKSRCSEL1和CLA1TASKSRCSEL2寄存器分别管理CLA1的8个任务TASK1-TASK8。每个任务由一个8位的字段例如TASK1控制该字段的值对应一个具体的中断或事件源。关键问题这个8位的值从哪里来这个映射关系在芯片的技术参考手册TRM的“Interrupts”章节或“CLA”章节中有详细列表。通常它会是一个庞大的表格列出了像ADCINT1、EPWM1_INT、SPIA_RX_INT等数十个甚至上百个事件源及其对应的编码。你需要根据你的硬件连接和软件设计去查表。例如你想让CLA在每次ADC序列1转换完成后立刻处理数据那么就需要找到ADCINT1对应的编码并将其写入TASKx字段。一个实用的配置案例电机相电流采样与处理在FOC磁场定向控制中通常需要同步采样三相电流。我们可以利用ePWM的SOCStart-of-Conversion信号来触发ADC然后在ADC转换完成中断ADCINT1中触发CLA任务进行Clarke/Park变换。假设我们安排CLA TASK1来处理这个关键任务在CLA1TASKSRCSEL1寄存器中设置TASK1 ADCINT1假设编码为0x0A。在CLA的代码.cla文件中编写TASK1对应的中断服务函数。配置ADC模块使其转换完成后产生ADCINT1中断。注意这个中断并不直接跳转到CPU的中断服务程序而是作为CLA任务的触发信号。这样一旦ADC转换结束硬件会自动触发CLA的TASK1CLA无需CPU干预即可立即读取ADC结果寄存器并进行数学运算实现了极低的延迟。注意事项任务与中断的区分CLA任务虽然由中断事件触发但它运行在CLA内核上与CPU中断完全并行。这意味着CLA任务函数中不能调用任何依赖CPU内核的代码或访问受CPU保护的内存区域。触发类型要确认你选择的事件源是“单次触发”还是“连续触发”。例如某些DMA完成事件可能只适合触发一次性的CLA任务。2.3 DMA通道触发与同步源配置解析DMACHSRCSEL1和DMACHSRCSEL2寄存器用于配置DMA通道的触发与同步源。这里有一个非常重要的概念在F28003x的DMA中触发Trigger和同步Sync源是同一个配置项决定的。这意味着你选择的同一个事件既可以作为启动一次传输的触发信号也可以作为传输过程中每个数据单元burst的同步节拍。寄存器结构DMACHSRCSEL1管理通道1-4CH1-CH4。DMACHSRCSEL2管理通道5-6CH5-CH6。注意CH5和CH6的字段在寄存器中并非连续占用高16位而是位于[15:8]和[7:0]高位是保留的。配置策略与场景选择外设到内存的定期数据搬运如ADC采样流场景将ADC结果寄存器ADCRESULTx中的采样值定期搬运到RAM中的数组。配置选择ePWM的SOCStart-of-Conversion信号作为DMA触发源。例如EPWM1_SOCA。这样每次PWM定时器产生SOC事件就触发DMA搬运一次ADC结果。这里SOC事件既是传输开始的触发源也是每次搬运的同步源。代码示例// 假设 EPWM1_SOCA 的编码为 0x10 DmaClaSrcSelRegs.DMACHSRCSEL1.bit.CH1 0x10; // 配置DMA通道1源地址 ADCRESULT1目标地址 AdcBuf传输宽度16位每次触发搬运1个数据 DMACH1BURST_SIZE 1; // 每次触发搬运1个数据 DMACH1TRANSFER_SIZE 1024; // 总共搬运1024个数据后产生中断内存到外设的批量发送如DAC更新场景将波形表数据从RAM发送到DAC的数据寄存器。配置可以选择一个定时器中断如CPU Timer 0作为触发源。或者如果你想与另一个ADC采样同步也可以选择ADC事件作为触发源。要点需要根据DAC的更新速率来设置DMA的传输节奏确保数据供应速度匹配外设消耗速度。内存到内存的加速拷贝场景将一大块数据从Flash初始化区域复制到RAM中。配置这种传输通常只需要一次触发。你可以配置一个软件触发通过写DMASOC寄存器或者用一个一次性的事件如某个GPIO边沿来启动。在这种情况下触发源主要作用是“启动”同步的意义不大因为内存访问本身速度很快。一个容易混淆的点Burst vs Transfer在配置DMA时BURST_SIZE和TRANSFER_SIZE需要与触发源配合理解BURST_SIZE每次触发事件发生时连续搬运的数据单元个数。如果你的触发源是ePWM周期事件比如每秒1万次且BURST_SIZE2那么DMA每秒会搬运2万个数据。TRANSFER_SIZE完成整个DMA传输事务所需要的数据单元总数。当搬运的数据量达到TRANSFER_SIZE后DMA通道会停止并可选地产生中断。与触发源的关系你选择的触发源频率乘以BURST_SIZE再乘以传输次数TRANSFER_SIZE/BURST_SIZE决定了总的数据吞吐量和传输完成时间。在设计时必须确保触发事件的频率和BURST_SIZE的乘积不超过源或目标外设的数据缓冲区处理能力否则会导致数据丢失。3. 内存配置寄存器深度剖析如果说触发源选择寄存器是“调度员”那么MEM_CFG_REGS寄存器组就是整个系统内存资源的“大管家”。它管理着M0/M1专用RAM、LSx局部共享RAM、GSx全局共享RAM、MSGx消息RAM以及ROM的访问权限、归属和测试功能。在多主控CPU, CLA, DMA系统中配置好这些寄存器是避免内存访问冲突、提升系统稳定性的前提。3.1 内存保护与访问控制机制这是MEM_CFG_REGS最核心的功能之一。以DxACCPROT0专用RAM配置寄存器和GSxACCPROT0/1全局共享RAM配置寄存器为例它们提供了精细的访问控制位。访问控制位详解CPUWRPROTCPU写保护。置1后CPU对该内存块的写操作将被阻塞。但请注意DMA或CLA的写操作可能不受此位影响取决于具体内存块和主控配置这需要仔细查阅手册。FETCHPROT取指保护。置1后CPU不能从该内存块取指执行。这通常用于将某块RAM配置为纯数据区防止程序意外跑飞到该区域执行。DMAWRPROT仅GSxRAM有DMA写保护。置1后DMA控制器向该内存块的写操作被阻塞。HICWRPROT仅GSxRAM有主机接口控制器HIC写保护。在有多核或外部主机访问的场景下使用。为什么需要内存保护实战案例假设你的系统设计如下GS0 RAM地址范围0x0000_8000 - 0x0000_87FF被用作CPU和CLA之间的共享数据区。CPU负责写入控制命令CLA负责读取命令并执行计算然后将结果写回。LS0 RAM地址范围0x0001_4000 - 0x0001_43FF被配置为CLA的程序内存通过LSxCLAPGM寄存器设置。配置要点对于GS0 RAM你通常不会设置CPU写保护因为CPU需要写入命令。但你必须设置CLA的写保护吗不对这里没有直接的CLA写保护位。对于共享RAM访问冲突需要通过软件同步机制如信号量来避免硬件保护位主要防止的是“误操作”而非“竞争”。更关键的是LS0 RAM。既然它被映射为CLA的程序内存你就应该为LS0 RAM设置CPU的FETCHPROT取指保护。为什么为了防止CPU意外地跑到CLA的程序区去取指执行这会导致不可预知的行为甚至系统崩溃。同时你可能也希望设置CPUWRPROT防止CPU意外覆盖CLA的代码。配置代码示例EALLOW; // 配置LS0 RAM为CLA程序内存 MemCfgRegs.LSxCLAPGM.bit.CLAPGM_LS0 1; // 1 CLA Program memory // 设置LS0 RAM的CPU访问保护禁止CPU取指和写入 MemCfgRegs.LSxACCPROT0.bit.FETCHPROT_LS0 1; // 禁止CPU取指 MemCfgRegs.LSxACCPROT0.bit.CPUWRPROT_LS0 1; // 禁止CPU写入 // 注意CLA对LS0 RAM的访问权限由LSxMSEL和CLAPGM共同决定此处已允许CLA访问。 // 配置GS0 RAM为CPU和CLA共享数据区默认MSEL00即专属于CPU若要共享需配置 // 假设我们希望GS0能被CPU和CLA访问 // MemCfgRegs.GSxMSEL 寄存器可能不存在或配置方式不同共享通常由硬件固定或通过其他方式实现。 // 这里主要设置保护位允许CPU读写和取指如果不放代码 MemCfgRegs.GSxACCPROT0.bit.FETCHPROT_GS0 0; // 允许CPU取指如果放代码 MemCfgRegs.GSxACCPROT0.bit.CPUWRPROT_GS0 0; // 允许CPU写入 MemCfgRegs.GSxACCPROT0.bit.DMAWRPROT_GS0 0; // 允许DMA写入如果需要 MemCfgRegs.GSxACCPROT0.bit.HICWRPROT_GS0 1; // 禁止外部主机写入根据安全需求 // 最后锁定相关配置防止后续被篡改先配置LOCK再COMMIT MemCfgRegs.LSxLOCK.bit.LOCK_LS0 1; MemCfgRegs.LSxCOMMIT.bit.COMMIT_LS0 1; // 永久锁定 MemCfgRegs.GSxLOCK.bit.LOCK_GS0 1; MemCfgRegs.GSxCOMMIT.bit.COMMIT_GS0 1; // 永久锁定 EDIS;重要提示LOCK和COMMIT机制与DMA触发源锁定类似。LOCK1是临时锁定COMMIT1是永久锁定仅可通过系统复位清除。务必在完全确认配置无误后再进行COMMIT操作。3.2 主控选择与内存归属配置LSxMSEL寄存器专门用于配置局部共享RAMLSx RAM的主控归属。这是F28003x架构中一个非常精巧的设计它允许你将一块物理RAM灵活地分配给CPU或CLA或者在这两者之间共享。LSxMSEL寄存器字段解析每个LSx RAMLS0-LS7对应一个2位的MSEL_LSx字段。00该内存专属于CPU。CLA无法访问。这是上电复位后的默认状态。01该内存在CPU和CLA之间共享。但这里有一个至关重要的前提对应的LSxCLAPGM.CLAPGM_LSx位必须为0即配置为CLA数据内存。如果CLAPGM_LSx1CLA程序内存则共享配置可能无效或产生冲突具体行为需查证手册。10和11保留。切勿使用。共享内存的典型应用场景双端口数据缓冲区Ping-Pong Buffer将一块LSx RAM配置为共享数据区。CPU在其中一块Ping填充数据同时CLA处理另一块Pong的数据。处理完成后两者交换角色。这需要软件实现同步机制如使用标志位但硬件上因为内存共享避免了数据拷贝的开销。CLA数据源/结果区CPU将待处理的数据块写入共享的LSx RAM然后触发CLA任务。CLA任务直接从该RAM读取数据处理后将结果写回同一块RAM的另一个区域再通知CPU读取。这比通过消息RAMMSG RAM传递大数据块更高效。配置决策流程确定用途这块RAM是放CLA的程序Code还是数据Data程序设置LSxCLAPGM.LSx 1。通常程序内存不需要与CPU共享MSEL可设为00专属CPU但CLA作为“主控”可执行或者根据手册说明配置。关键必须设置CPU的FETCHPROT为1防止CPU误执行。数据设置LSxCLAPGM.LSx 0。然后决定是否共享。决定共享与否如果仅CLA访问MSEL设为01共享但通过软件约定仅由CLA使用。如果需要CPU和CLA交替访问MSEL设为01并设计好软件同步协议。设置访问保护根据主控配置设置相应的CPUWRPROT和FETCHPROT。3.3 内存初始化与测试模式系统上电或从低功耗模式唤醒后RAM内容处于不确定状态。直接使用可能导致软件逻辑错误。MEM_CFG_REGS提供了硬件级的RAM初始化功能。初始化流程以DxRAM为例检查初始化状态读取DxINITDONE寄存器确认INITDONE_Mx位是否为1已完成。如果系统刚上电通常为0。启动初始化向DxINIT.INIT_Mx位写1。硬件会自动将该块RAM的所有位置零或预定义值。这是一个异步操作需要时间。等待完成轮询DxINITDONE.INITDONE_Mx位直到其变为1。务必等待完成否则后续访问可能出错。可选清除启动位DxINIT.INIT_Mx是W1S写1置位类型写0无效。初始化完成后该位通常由硬件自动清除但为了保险可以读取该寄存器读操作不会清除它。测试模式TEST Register的用途与风险DxTEST、LSxTEST、GSxTEST、MSGxTEST和ROM_TEST寄存器提供了特殊的测试模式主要用于功能模式00正常操作模式。数据位仅写模式01允许写入数据位但不更新ECC/奇偶校验位。用于注入错误测试系统的错误检测和纠正EDAC机制是否正常工作。警告在此模式下写入数据后如果发生单粒子翻转SEUECC逻辑可能无法正确纠错因为校验位与数据不匹配。ECC/奇偶位仅写模式10允许写入ECC/奇偶校验位但不更新数据位。同样用于错误注入测试。诊断模式11与功能模式类似但当检测到ECC/奇偶错误时不产生NMI不可屏蔽中断或错误中断。这允许软件在系统不崩溃的情况下诊断内存健康状况。重要警告任何非零的TEST模式值01, 10, 11都会覆盖Override该内存块的写访问保护。即使你设置了CPUWRPROT1在测试模式下CPU也能成功写入。这非常危险测试模式通常由RAMTEST_LOCK寄存器如DxRAMTEST_LOCK保护。写入TEST字段前必须先向RAMTEST_LOCK.KEY字段写入0xA5A5并确保对应的锁定位如M0为0允许写入。测试模式仅用于产品生产测试、系统诊断或可靠性验证。在正常的应用程序中必须确保所有TEST寄存器处于功能模式00。安全配置示例// 确保所有内存处于功能模式并锁定测试寄存器 EALLOW; // 1. 解锁测试寄存器如果需要配置 MemCfgRegs.DxRAMTEST_LOCK.bit.KEY 0xA5A5; // 提供密钥 MemCfgRegs.DxRAMTEST_LOCK.bit.M0 0; // 允许写入TEST_M0字段 MemCfgRegs.DxRAMTEST_LOCK.bit.M1 0; // 允许写入TEST_M1字段 // 2. 设置为功能模式 MemCfgRegs.DxTEST.bit.TEST_M0 0x0; MemCfgRegs.DxTEST.bit.TEST_M1 0x0; // 3. 锁定测试寄存器防止意外进入测试模式 MemCfgRegs.DxRAMTEST_LOCK.bit.M0 1; MemCfgRegs.DxRAMTEST_LOCK.bit.M1 1; // KEY字段在下次写入时会自动处理通常无需再写 // 对LSx, GSx, MSGx RAM进行类似操作... EDIS;4. 实战配置流程与常见问题排查理解了各个寄存器的功能后我们需要一个系统化的配置流程并知道如何排查常见问题。4.1 系统化配置流程清单以下是一个推荐的上电初始化配置顺序遵循“先配置后锁定最后启用”的原则系统初始化早期在初始化外设和中断之前步骤1配置内存归属与保护。根据软件架构图确定每块RAMM0, M1, LS0-LS7, GS0-GS3, MSG RAM的用途CPU代码、CPU数据、CLA代码、CLA数据、共享数据。配置LSxCLAPGM寄存器决定LSx RAM是CLA程序还是数据区。配置LSxMSEL寄存器决定LSx RAM的主控归属CPU独占或CPU/CLA共享。配置DxACCPROT0、LSxACCPROT0/1、GSxACCPROT0寄存器设置好CPU、DMA、HIC的写保护和取指保护。注意配置MSG RAM的访问权限通常不是必须的因为它硬件固定用于CPU与CLA间的消息传递。步骤2初始化内存内容。如果需要对关键RAM块尤其是即将存放代码或初始化数据的区域执行硬件初始化写DxINIT、LSxINIT等寄存器的对应位并轮询等待INITDONE置位。步骤3配置DMA和CLA触发源。根据系统数据流图确定每个DMA通道和CLA任务需要响应哪个硬件事件。查询TRM中的事件源编码表配置CLA1TASKSRCSEL1/2和DMACHSRCSEL1/2寄存器。步骤4锁定配置。检查检查再检查确认所有内存保护和触发源配置无误。依次设置DxLOCK、LSxLOCK、GSxLOCK、MSGxLOCK、CLA1TASKSRCSELLOCK、DMACHSRCSELLOCK的相应位为1。永久锁定谨慎操作如果系统设计已固化不需要再修改则进一步设置对应的COMMIT寄存器位为1。一旦COMMIT只有芯片复位才能解锁。步骤5验证测试模式已关闭。确保所有TEST寄存器DxTEST,LSxTEST,GSxTEST,MSGxTEST,ROM_TEST都处于00功能模式。锁定所有RAMTEST_LOCK寄存器。步骤6最后才初始化并启用DMA、CLA和外设。配置DMA通道的源/目标地址、传输量等参数。加载CLA程序到其程序内存配置为CLA程序内存的LSx RAM或专用RAM。使能外设如ADC、ePWM及其中断/事件产生。4.2 典型问题排查与调试技巧即使按照流程操作在实际调试中也可能遇到问题。下面是一些常见症状和排查思路问题1CLA任务无法被触发。排查思路检查触发源配置确认CLA1TASKSRCSELx.TASKx字段的值是否正确对应了期望的事件源编码。最常见的错误是编码查错了。检查锁定状态读取CLA1TASKSRCSELLOCK寄存器确认对应的LOCK位是否已被意外置位锁定导致后续配置写入失败。检查事件源本身确认你希望触发CLA的那个硬件事件如ADCINT1是否确实已经发生。可以通过在CPU中断服务程序中设置标志位或者查看外设的中断标志位来验证。检查CLA任务使能CLA的每个任务需要在CLA的配置寄存器如CLA1TASKCTL中单独使能。你配置了触发源但没使能任务它也不会执行。检查CLA内核状态确认CLA内核是否已通过CLA1CTL寄存器使CLA1SOFT位并且没有因为错误如非法指令而挂起。问题2DMA传输未按预期进行数据搬运次数不对或根本没启动。排查思路检查触发/同步源同CLA确认DMACHSRCSELx.CHx配置正确且锁定寄存器未误锁。检查DMA通道使能与配置触发源只是“扳机”DMA通道本身的配置DMACHSRC_ADDR,DMACHDST_ADDR,DMACHBURST_SIZE,DMACHTRANSFER_SIZE,DMACHCTL等必须正确。理解BURST和TRANSFER如果BURST_SIZE设为1但TRANSFER_SIZE设为10那么需要触发源产生10次事件才能完成一次完整的DMA传输并产生完成中断。如果触发源只产生了5次事件传输就会停在中途。检查外设的DMA请求使能很多外设如ADC、SPI除了产生中断事件还需要单独使能其DMA请求输出。例如ADC的ADCCTL1.INTPULSEPOS和ADCINTCTL寄存器需要配合配置才能将ADCINT1信号连接到DMA。问题3CPU或CLA访问某块RAM时系统进入NMI或产生访问错误。排查思路立即检查访问保护寄存器这是最可能的原因。使用调试器读取DxACCPROT0、LSxACCPROT0/1、GSxACCPROT0寄存器确认当前CPU或CLA是否被禁止写入或取指。检查内存归属LSx RAM如果问题出在LSx RAM检查LSxMSEL和LSxCLAPGM。例如如果LSxMSEL00专属CPU但CLA试图访问它就会出错。或者LSxCLAPGM1CLA程序内存但CPU试图将其作为数据区写入。检查TEST模式如果某块RAM的TEST寄存器被误设为非零值它可能处于数据/ECC位分离模式此时正常的读写行为是未定义的极易导致错误。检查ECC错误如果RAM启用了ECC单粒子翻转或之前的内存损坏可能导致ECC纠正错误进而触发NMI。检查相关的ECC状态寄存器。问题4系统从低功耗模式唤醒后共享内存中的数据出现错乱。排查思路检查RAM初始化位某些低功耗模式如HALT可能会触发RAM的自动初始化以降低功耗。检查DxINITDONE、LSxINITDONE等状态位。如果初始化在唤醒后自动进行了那么RAM中原有的数据就会被清零。评估数据重要性对于必须在低功耗模式下保持的共享数据应考虑将其存放在不会自动初始化的内存区域具体哪些模式会影响哪些RAM需查阅芯片数据手册的“低功耗模式”章节或者在外设进入低功耗前由软件将关键数据保存到Flash或备份寄存器中唤醒后再恢复。调试技巧使用调试器实时观察寄存器CCSCode Composer Studio的寄存器视图Register View是你的好朋友。在调试时不要只盯着代码和变量要习惯性地打开相关外设和系统控制寄存器的视图。例如直接查看DMA_CLA_SRC_SEL_REGS和MEM_CFG_REGS下的所有寄存器确认它们的值是否符合你的编程预期。这能快速排除配置错误的可能性。
